ZHCSQO1F June   2022  – January 2025 LM5177

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 处理额定值
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 典型特性
  7. 6 参数测量信息
    1. 6.1 栅极驱动器上升时间和下降时间
    2. 6.2 栅极驱动器死区（转换）时间
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  上电复位（POR 系统）
      2. 7.3.2  降压/升压控制方案
        1. 7.3.2.1 升压模式
        2. 7.3.2.2 降压模式
        3. 7.3.2.3 降压/升压模式
      3. 7.3.3  节能模式
      4. 7.3.4  电源电压选择 – VMAX 开关
      5. 7.3.5  使能和欠压锁定
      6. 7.3.6  振荡器频率选择
      7. 7.3.7  频率同步
      8. 7.3.8  电压调节环路
      9. 7.3.9  输出电压跟踪
      10. 7.3.10 斜率补偿
      11. 7.3.11 可配置软启动
      12. 7.3.12 峰值电流传感器
      13. 7.3.13 电流监控和电流限制控制环路
      14. 7.3.14 短路 - 断续保护
      15. 7.3.15 nFLT 引脚和保护
      16. 7.3.16 器件配置引脚
      17. 7.3.17 双随机展频 - DRSS
      18. 7.3.18 栅极驱动器
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1  使用 WEBENCH 工具创建定制设计方案
        2. 8.2.2.2  频率
        3. 8.2.2.3  反馈分压器
        4. 8.2.2.4  电感器和电流检测电阻器选型
        5. 8.2.2.5  斜率补偿
        6. 8.2.2.6  输出电容器
        7. 8.2.2.7  输入电容器
        8. 8.2.2.8  UVLO 分压器
        9. 8.2.2.9  软启动电容器
        10. 8.2.2.10 MOSFET QH1 和 QL1
        11. 8.2.2.11 MOSFET QH2 和 QL2
        12. 8.2.2.12 频率补偿
        13. 8.2.2.13 外部元件选型
      3. 8.2.3 应用曲线
  10. 9 电源相关建议
  11. 10布局
    1. 10.1 布局指南
      1. 10.1.1 功率级布局
      2. 10.1.2 栅极驱动器布局
      3. 10.1.3 控制器布局
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 第三方产品免责声明
      2. 11.1.2 开发支持
        1. 11.1.2.1 使用 WEBENCH 工具创建定制设计方案
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

10.1.3 控制器布局

将控制器尽可能地靠近功率 MOSFET 放置以最大限度地缩短栅极驱动器布线长度，如此一来，与模拟和反馈信号以及电流检测相关的分量便可以通过如下方式加以考虑：

  • 分离电源和信号迹线，并使用接地平面来提供噪声屏蔽。
  • 将与 COMP、FB、SLOPE、SS/ATRK 和 RT 相关的所有敏感模拟布线和元件放置在远离如下高压开关节点的位置，以避免相互耦合：
    • SW1
    • SW2
    • HO1
    • HO2
    • LO1
    • LO2
    • HB1
    • HB2
  • 使用内部层作为接地平面。特别注意将反馈 (FB) 迹线与电源迹线和元件隔离开来。
  • 以差分对形式布放 CSA 和 CSB 以及 ISNSP 和 ISNSN 迹线，从而更大限度地减少噪声拾取，并使用开尔文连接方式连接到适用的分流电阻器。
  • 将上反馈电阻器和下反馈电阻器靠近 FB 引脚放置，从而使 FB 迹线尽可能短。将迹线从上反馈电阻器布放到输出电压感测点上。
  • 使用一个公共接地节点进行电源接地，并使用另一个公共接地节点进行模拟接地，以尽可能降低接地噪声的影响。在靠近 IC 其中一个接地引脚的任意位置连接这些接地节点。
  • HTSSOP 封装提供了一种通过封装底部外露散热焊盘实现半导体芯片散热的方式。虽然封装的外露焊盘并不直接连接到封装的任何引线，但会以热连接的方式连接至该器件的基板（接地端）。此连接可以显著改善散热，并且 PCB 设计必须采用导热焊盘、散热通孔和接地平面，以构成完整的散热系统。