ZHCSNF0D May 2018 – August 2026 ISOW1412 , ISOW1432
PRODUCTION DATA
ISOW14x2 系列器件在所有电源（VDD、VIO 和 VISOOUT）上均有内置的欠压锁定 (UVLO) 功能，并且具有正向和负向阈值及磁滞。需要同时具备电源转换器电源 (VDD) 和逻辑电源 (V IO)，器件才能正常工作。如果其中任何一个低于 UVLO，则会同时禁用信号路径和电源转换器。
假设 VIO 高于 UVLO+，则 VDD 电压在上电期间超过正向 UVLO 阈值时，直流/直流转换器会进行初始化，同时电源转换器占空比会以受控的方式增加。此软启动方案会限制从 VDD 电源获取的初级峰值电流，并以受控方式为 VISOOUT 输出充电，从而避免出现过冲。在此期间，RS-485 驱动器输出处于高阻抗状态。当次级侧 VISOOUT 引脚上的电压超过 UVLO 正向阈值时，反馈通道开始向初级控制器提供反馈。调节环路接管后，RS-485 驱动输出、接收数据输出 (R) 和通用逻辑输出 (OUT) 分别根据器件输入（即驱动器使能 (DE)、待发送驱动器数据 (D)、接收器使能 (RE) 和通用逻辑输入 (IN)）所定义的状态进行输出。设计人员必须考虑留出足够的时间裕度（通常为 5ms 并使用 10µF 负载电容），以便在任何可用系统功能启动之前完成此上电序列。
当 VDD 或 VIO 丢失时，初级侧直流/直流转换器会在达到 UVLO 阈值下限时关断。然后，VISOOUT 电容器会根据隔离通道和 RS-485 负载进行放电。