ZHCSVD0K June 2005 – March 2024 DS40MB200
PRODUCTION DATA
高速输入在 IN+ 和 IN- 处自偏置为大约 1.3V,专为交流耦合而设计。有关内部接收器输入终端和偏置电路的详细信息,请参阅接收器输入终端和偏置电路。
输入与大多数交流耦合差分信号(例如 LVDS、LVPECL 和 CML)兼容。DS40MB200 不能在数据速率低于 1000Mbps 或者向 CML 输入端或输出端施加直流偏置时运行。大多数高速链路均通过编码实现直流平衡,并定义为包含交流耦合电容器,从而允许将 DS40MB200 直接插入到数据路径中而不受任何限制。理想的交流耦合电容器容值通常基于串行链路中嵌入的最低频率分量。典型的交流耦合电容器容值介于 100 和 1000nF 之间。一些具有扰频数据的规格可能需要更大的电容器以实现最佳性能。为了减小交流耦合电容器周围和内部的有害寄生效应,建议采用 0402 封装尺寸。交流测试电路显示了交流耦合电容器在交流测试电路中的位置。
每个输入级都具有一个固定均衡器,可提供均衡功能来补偿短背板引线(大约 10 英寸背板)产生的大约 5dB(2GHz 时)的传输损耗。