ZHCSN08E August   2020  – March 2026 DRV8714-Q1 , DRV8718-Q1

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 VQFN (RVJ) 56 引脚封装和引脚功能
    2. 5.2 VQFN (RHA) 40 引脚封装和引脚功能
    3. 5.3 HTQFP (PHP) 48 引脚封装和引脚功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 外部组件
      2. 7.3.2 器件接口类型
        1. 7.3.2.1 串行外设接口 (SPI)
        2. 7.3.2.2 硬件 (H/W)
      3. 7.3.3 输入 PWM 控制模式
        1. 7.3.3.1 具有输入 PWM 映射的半桥控制方案
          1. 7.3.3.1.1 DRV8718-Q1 半桥控制
          2. 7.3.3.1.2 DRV8714-Q1 半桥控制
        2. 7.3.3.2 H 桥控制
          1. 7.3.3.2.1 DRV8714-Q1 H 桥控制
        3. 7.3.3.3 分离式 HS 和 LS 螺线管控制
          1. 7.3.3.3.1 DRV8714-Q1 分离式 HS 和 LS 螺线管控制
      4. 7.3.4 智能栅极驱动器
        1. 7.3.4.1 功能方框图
        2. 7.3.4.2 压摆率控制 (IDRIVE)
        3. 7.3.4.3 栅极驱动状态机 (TDRIVE)
        4. 7.3.4.4 传播延迟降低 (PDR)
          1. 7.3.4.4.1 PDR 预充电/预放电控制环路运行详细信息
            1. 7.3.4.4.1.1 PDR 预充电/预放电设置
          2. 7.3.4.4.2 PDR 后充电/后放电控制环路运行详细信息
            1. 7.3.4.4.2.1 PDR 充电后/放电后设置
          3. 7.3.4.4.3 检测驱动和续流 MOSFET
        5. 7.3.4.5 自动占空比补偿 (DCC)
        6. 7.3.4.6 闭环压摆时间控制 (STC)
          1. 7.3.4.6.1 STC 控制环路设置
      5. 7.3.5 三倍（双极）电荷泵
      6. 7.3.6 宽共模电流分流放大器
      7. 7.3.7 引脚图
        1. 7.3.7.1 逻辑电平输入引脚（INx/ENx、INx/PHx、nSLEEP、nSCS、SCLK、SDI）
        2. 7.3.7.2 逻辑电平推挽输出 (SDO)
        3. 7.3.7.3 逻辑电平多功能引脚 (DRVOFF/nFLT)
        4. 7.3.7.4 四电平输入（GAIN，MODE）
        5. 7.3.7.5 六电平输入（IDRIVE，VDS）
      8. 7.3.8 保护和诊断
        1. 7.3.8.1  栅极驱动器禁用（DRVOFF/nFLT 和 EN_DRV）
        2. 7.3.8.2  低 IQ 断电制动（POB、BRAKE）
        3. 7.3.8.3  故障复位 (CLR_FLT)
        4. 7.3.8.4  DVDD 逻辑电源上电复位 (DVDD_POR)
        5. 7.3.8.5  PVDD 电源欠压监测器 (PVDD_UV)
        6. 7.3.8.6  PVDD 电源过压监测器 (PVDD_OV)
        7. 7.3.8.7  VCP 电荷泵欠压锁定 (VCP_UV)
        8. 7.3.8.8  MOSFET VDS 过流保护 (VDS_OCP)
        9. 7.3.8.9  栅极驱动器故障 (VGS_GDF)
        10. 7.3.8.10 热警告 (OTW)
        11. 7.3.8.11 热关断 (OTSD)
        12. 7.3.8.12 离线短路和开路负载检测（OOL 和 OSC）
        13. 7.3.8.13 看门狗计时器
        14. 7.3.8.14 故障检测和响应汇总表
    4. 7.4 器件功能模式
      1. 7.4.1 非运行或睡眠状态
      2. 7.4.2 待机状态
      3. 7.4.3 运行状态
    5. 7.5 编程
      1. 7.5.1 SPI 接口
      2. 7.5.2 SPI 格式
      3. 7.5.3 用于连接多个从器件的 SPI 接口
        1. 7.5.3.1 用于连接菊花链中多个从器件的 SPI 接口
  9. 8 寄存器映射
    1. 8.1 DRV8718-Q1 寄存器映射
    2. 8.2 DRV8714-Q1 寄存器映射
    3. 8.3 DRV8718-Q1 寄存器说明
      1. 8.3.1 DRV8718-Q1_STATUS 寄存器
      2. 8.3.2 DRV8718-Q1_CONTROL 寄存器
      3. 8.3.3 DRV8718-Q1_CONTROL_ADV 寄存器
      4. 8.3.4 DRV8718-Q1_STATUS_ADV 寄存器
    4. 8.4 DRV8714-Q1 寄存器说明
      1. 8.4.1 DRV8714-Q1_STATUS 寄存器
      2. 8.4.2 DRV8714-Q1_CONTROL 寄存器
      3. 8.4.3 DRV8714-Q1_CONTROL_ADV 寄存器
      4. 8.4.4 DRV8714-Q1_STATUS_ADV 寄存器
  10. 9 应用实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 栅极驱动器配置
          1. 9.2.2.1.1 VCP 负载计算示例
          2. 9.2.2.1.2 IDRIVE 计算示例
          3. 9.2.2.1.3 tDRIVE 计算示例
          4. 9.2.2.1.4 最大 PWM 开关频率
        2. 9.2.2.2 电流分流放大器配置
        3. 9.2.2.3 功率耗散
      3. 9.2.3 应用曲线
    3. 9.3 初始化
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件文档与支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.1 VQFN (RVJ) 56 引脚封装和引脚功能

DRV8714-Q1 DRV8718-Q1 DRV8718S-Q1 VQFN (RVJ) 56 引脚封装顶视图图 5-7 DRV8718S-Q1 VQFN (RVJ) 56 引脚封装顶视图
DRV8714-Q1 DRV8718-Q1 DRV8714S-Q1 VQFN (RVJ) 56 引脚封装顶视图图 5-8 DRV8714S-Q1 VQFN (RVJ) 56 引脚封装顶视图
表 5-4 VQFN (RVJ) 56 引脚封装引脚功能
引脚 I/O 类型 说明
编号 名称
DRV8718S-Q1 DRV8714S-Q1
1 SCLK I 数字 串行时钟输入。串行数据会移出并在此引脚上的相应上升沿和下降沿被捕捉。内部下拉电阻。
2 SDI I 数字 串行数据输入。在 SCLK 引脚的下降沿捕捉数据。内部下拉电阻。
3 SDO O 数字 串行数据输出。在 SCLK 引脚的上升沿移出数据。推挽式输出。
4 IN1 IN1/EN1 I 数字 半桥和 H 桥控制输入。请参阅节 7.3.3。内部下拉电阻。
5 IN2 IN2/PH1 I 数字
6 IN3 IN3/EN2 I 数字
7 IN4 IN4/PH2 I 数字
8 nSLEEP I 数字 器件使能引脚。置为逻辑低电平可关断器件并进入睡眠模式。内部下拉电阻。
9 DRVOFF/nFLT I/O 数字 用于驱动器关断输入或故障指示灯输出的多功能引脚。请参阅节 7.3.8。内部下拉电阻。
10 AREF I 电源 电流检测放大器的外部电压基准和电源。建议在 AREF 和 AGND 引脚之间连接一个 0.1µF、6.3V 的陶瓷电容器。
11 AGND I/O 电源 器件接地。连接到系统地。
12 SO1 O 模拟 分流放大器输出。
13 SO2 O 模拟 分流放大器输出。
14 BRAKE I 数字 断电制动引脚。在低功耗睡眠模式下，置为逻辑高电平以启用低侧栅极驱动器。请参阅节 7.3.8.2。内部下拉电阻。
15 SP1 I 模拟 放大器正输入。连接到分流电阻器的正端子。
16 SN1 I 模拟 放大器负输入。连接到分流电阻器的负端子。
17 SP2 I 模拟 放大器正输入。连接到分流电阻器的正端子。
18 SN2 I 模拟 放大器负输入。连接到分流电阻器的负端子。
19 GL1 NC O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
20 SH1 NC I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
21 GH1 NC O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
22 GH2 GH1 O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
23 SH2 SH1 I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
24 GL2 GL1 O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
25 PGND1 I 模拟 低侧 MOSFET 栅极驱动 1-4 检测和电源返回。连接到靠近器件和半桥 1-4 的系统接地。
26 GL3 GL2 O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
27 SH3 SH2 I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
28 GH3 GH2 O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
29 GH4 NC O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
30 SH4 NC I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
31 GL4 NC O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
32 GND I/O 接地 器件接地。连接到系统地。
33 CP2L I/O 电源 电荷泵开关节点。在 CP2H 引脚和 CP2L 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。
34 CP2H I/O 电源
35 CP1L I/O 电源 电荷泵开关节点。在 CP1H 引脚和 CP1L 引脚之间连接一个 100nF、额定电压为 PVDD 的陶瓷电容器。
36 CP1H I/O 电源
37 VCP I/O 电源 电荷泵输出。在 VCP 和 PVDD 引脚之间连接一个 1µF、16V 的陶瓷电容器。
38 PVDD I 电源 器件驱动器电源输入。连接到电桥电源。在 PVDD 和 GND 引脚之间连接一个 0.1µF、额定电压为 PVDD 的陶瓷电容器和大于或等于 10µF 的局部大容量电容。
39 DRAIN I 模拟 桥式 MOSFET 漏极电压感测引脚。连接到高侧 MOSFET 漏极的公共点。
40 NC — — 无连接。
41 GL5 NC O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
42 SH5 NC I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
43 GH5 NC O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
44 GH6 GH3 O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
45 SH6 SH3 I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
46 GL6 GL3 O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
47 PGND2 I 模拟 低侧 MOSFET 栅极驱动 5-8 检测和电源返回。连接到靠近器件和半桥 5-8 的系统接地。
48 GL7 GL4 O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
49 SH7 SH4 I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
50 GH7 GH4 O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
51 GH8 NC O 模拟 高侧栅极驱动器输出。连接到高侧 MOSFET 的栅极。
52 SH8 NC I 模拟 高侧源极感测输入。连接到高侧 MOSFET 源极。
53 GL8 NC O 模拟 低侧栅极驱动器输出。连接到低侧 MOSFET 的栅极。
54 DGND I/O 接地 器件接地。连接到系统地。
55 DVDD I 电源 器件逻辑和数字输出电源输入。建议在 DVDD 和 GND 引脚之间连接一个 1.0µF、6.3V 的陶瓷电容器。
56 nSCS I 数字 串行芯片选择。此引脚上的逻辑低电平支持串行接口通信。内部上拉电阻。
注： DRV8718-Q1 56 引脚 VQFN (RVJ) 和 DRV8714-Q1 56 引脚 VQFN (RVJ) 封装具有引脚对引脚兼容性。请注意，DRV8714-Q1 的半桥 1、2、3 和 4 的位置发生了移位，以便帮助进行 PCB 布线。