ZHCSN08E August   2020  – March 2026 DRV8714-Q1 , DRV8718-Q1

PRODMIX  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
    1. 5.1 VQFN (RVJ) 56 引脚封装和引脚功能
    2. 5.2 VQFN (RHA) 40 引脚封装和引脚功能
    3. 5.3 HTQFP (PHP) 48 引脚封装和引脚功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 时序图
    8. 6.8 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 外部组件
      2. 7.3.2 器件接口类型
        1. 7.3.2.1 串行外设接口 (SPI)
        2. 7.3.2.2 硬件 (H/W)
      3. 7.3.3 输入 PWM 控制模式
        1. 7.3.3.1 具有输入 PWM 映射的半桥控制方案
          1. 7.3.3.1.1 DRV8718-Q1 半桥控制
          2. 7.3.3.1.2 DRV8714-Q1 半桥控制
        2. 7.3.3.2 H 桥控制
          1. 7.3.3.2.1 DRV8714-Q1 H 桥控制
        3. 7.3.3.3 分离式 HS 和 LS 螺线管控制
          1. 7.3.3.3.1 DRV8714-Q1 分离式 HS 和 LS 螺线管控制
      4. 7.3.4 智能栅极驱动器
        1. 7.3.4.1 功能方框图
        2. 7.3.4.2 压摆率控制 (IDRIVE)
        3. 7.3.4.3 栅极驱动状态机 (TDRIVE)
        4. 7.3.4.4 传播延迟降低 (PDR)
          1. 7.3.4.4.1 PDR 预充电/预放电控制环路运行详细信息
            1. 7.3.4.4.1.1 PDR 预充电/预放电设置
          2. 7.3.4.4.2 PDR 后充电/后放电控制环路运行详细信息
            1. 7.3.4.4.2.1 PDR 充电后/放电后设置
          3. 7.3.4.4.3 检测驱动和续流 MOSFET
        5. 7.3.4.5 自动占空比补偿 (DCC)
        6. 7.3.4.6 闭环压摆时间控制 (STC)
          1. 7.3.4.6.1 STC 控制环路设置
      5. 7.3.5 三倍（双极）电荷泵
      6. 7.3.6 宽共模电流分流放大器
      7. 7.3.7 引脚图
        1. 7.3.7.1 逻辑电平输入引脚（INx/ENx、INx/PHx、nSLEEP、nSCS、SCLK、SDI）
        2. 7.3.7.2 逻辑电平推挽输出 (SDO)
        3. 7.3.7.3 逻辑电平多功能引脚 (DRVOFF/nFLT)
        4. 7.3.7.4 四电平输入（GAIN，MODE）
        5. 7.3.7.5 六电平输入（IDRIVE，VDS）
      8. 7.3.8 保护和诊断
        1. 7.3.8.1  栅极驱动器禁用（DRVOFF/nFLT 和 EN_DRV）
        2. 7.3.8.2  低 IQ 断电制动（POB、BRAKE）
        3. 7.3.8.3  故障复位 (CLR_FLT)
        4. 7.3.8.4  DVDD 逻辑电源上电复位 (DVDD_POR)
        5. 7.3.8.5  PVDD 电源欠压监测器 (PVDD_UV)
        6. 7.3.8.6  PVDD 电源过压监测器 (PVDD_OV)
        7. 7.3.8.7  VCP 电荷泵欠压锁定 (VCP_UV)
        8. 7.3.8.8  MOSFET VDS 过流保护 (VDS_OCP)
        9. 7.3.8.9  栅极驱动器故障 (VGS_GDF)
        10. 7.3.8.10 热警告 (OTW)
        11. 7.3.8.11 热关断 (OTSD)
        12. 7.3.8.12 离线短路和开路负载检测（OOL 和 OSC）
        13. 7.3.8.13 看门狗计时器
        14. 7.3.8.14 故障检测和响应汇总表
    4. 7.4 器件功能模式
      1. 7.4.1 非运行或睡眠状态
      2. 7.4.2 待机状态
      3. 7.4.3 运行状态
    5. 7.5 编程
      1. 7.5.1 SPI 接口
      2. 7.5.2 SPI 格式
      3. 7.5.3 用于连接多个从器件的 SPI 接口
        1. 7.5.3.1 用于连接菊花链中多个从器件的 SPI 接口
  9. 8 寄存器映射
    1. 8.1 DRV8718-Q1 寄存器映射
    2. 8.2 DRV8714-Q1 寄存器映射
    3. 8.3 DRV8718-Q1 寄存器说明
      1. 8.3.1 DRV8718-Q1_STATUS 寄存器
      2. 8.3.2 DRV8718-Q1_CONTROL 寄存器
      3. 8.3.3 DRV8718-Q1_CONTROL_ADV 寄存器
      4. 8.3.4 DRV8718-Q1_STATUS_ADV 寄存器
    4. 8.4 DRV8714-Q1 寄存器说明
      1. 8.4.1 DRV8714-Q1_STATUS 寄存器
      2. 8.4.2 DRV8714-Q1_CONTROL 寄存器
      3. 8.4.3 DRV8714-Q1_CONTROL_ADV 寄存器
      4. 8.4.4 DRV8714-Q1_STATUS_ADV 寄存器
  10. 9 应用实现
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 栅极驱动器配置
          1. 9.2.2.1.1 VCP 负载计算示例
          2. 9.2.2.1.2 IDRIVE 计算示例
          3. 9.2.2.1.3 tDRIVE 计算示例
          4. 9.2.2.1.4 最大 PWM 开关频率
        2. 9.2.2.2 电流分流放大器配置
        3. 9.2.2.3 功率耗散
      3. 9.2.3 应用曲线
    3. 9.3 初始化
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件文档与支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.8.2 低 IQ 断电制动（POB、BRAKE）

当器件处于其低功耗睡眠模式（nSLEEP = 逻辑低电平）时，DRV871x-Q1 能够启用低侧栅极驱动器。这样可以启用外部低侧功率 MOSFET，同时保持电源的低静态电流消耗。通过启用外部低侧功率 MOSFET，该器件可以通过短接电机端子上的反电动势来主动制动连接到外部半桥的电机。这有助于通过外力耗散低侧 MOSFET 中的能量，防止对系统电源过度充电导致反向驱动电机。此功能仅在器件处于其低功耗睡眠模式时可用。可以通过将 BRAKE 引脚设置为逻辑高电平来启用该功能。

DRV8718-Q1 器件上的半桥 5、6、7 和 8 提供了断电制动功能。在 DRV8714-Q1 上，可以在全部四个半桥上使用断电制动功能。BRAKE 引脚将同时启用或禁用全部四个半桥的低侧栅极驱动器。断电制动功能要求存在 PVDD 电压电源，以用于启用低侧栅极驱动器，但该功能在没有 DVDD 逻辑电源的情况下也可以运行。

如果功率级中存在电源短路故障，提供了一个配备模拟 RC 抗尖峰脉冲滤波器的简单过流检测器电路，以便在制动期间检测到高电流事件时禁用低侧 MOSFET。这很有必要，因为在器件的低功耗睡眠模式下，正常的过流保护电路会被禁用。过流比较器和 RC 抗尖峰脉冲滤波器值是固定的，不支持调整。

可通过 BRAKE 引脚启用关断制动功能，并可通过多种不同的方法将 BRAKE 引脚拉高。为了减少静态电流消耗，在器件低功耗睡眠模式下，BRAKE 引脚的下拉电阻降至 1MΩ。BRAKE 引脚可以在器件处于低功耗睡眠模式时始终保持高电平，也可以设置为高电平以响应电源上的电压上升。BRAKE 引脚具有内部电压钳位功能，允许其通过齐纳二极管（用于设置过压阈值）直接连接到 PVDD 电池电源，并使用串联电阻器限制电流。通过使 BRAKE 引脚保持断开状态并依靠内部过压监测器，可以将断电功能设置为在低功耗睡眠模式下自动启用。

上拉 BRAKE 引脚并启用断电制动功能的一些方法包括：

  • 选项 1：内部过压监测器。BRAKE 引脚应保持未连接 (Hi-Z)
  • 选项 2：使用无源齐纳二极管进行电压触发上拉。可以在 BRAKE 引脚上添加一个外部齐纳二极管，以创建低于内部过压监测器的过压触发器。
  • 选项 3：MCU 固定数字输出高电平，或者 MCU 根据传感器检测到的电机运动或电压上升状态来输出数字信号。BRAKE 引脚的数字输出可以直接控制是否启用断电制动功能（LO = 禁用、HI = 启用）。
  • 选项 4：可通过短接/将 BRAKE 引脚直接连接到 PCB 接地来禁用断电制动功能。

默认情况下（未连接 BRAKE 引脚），断电制动功能由内部过压监测器启用，该监测器将检测 PVDD 电压，并在电压超过比较器阈值时启用低侧制动。可以通过将 BRAKE 引脚直接短接至 PCB 接地来禁用内部过压监测和断电制动功能。

DRV8714-Q1 DRV8718-Q1 断电制动图 7-28 断电制动
注：

如果不使用断电制动功能，BRAKE 引脚应直接连接到 GND。