ZHCSML8B June   2021  – August 2021 DRV8212

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 额定值
    3. 7.3 建议工作条件
    4. 7.4 热信息
    5. 7.5 电气特性
    6. 7.6 典型特性 DSG 封装
    7. 7.7 典型特性 DRL 封装
  8. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 外部元件
      2. 8.3.2 控制模式
        1. 8.3.2.1 PWM 控制模式(DSG:MODE = 0 和 DRL)
        2. 8.3.2.2 PH/EN 控制模式(DSG:MODE = 1)
        3. 8.3.2.3 半桥控制模式(DSG:MODE = 高阻态)
      3. 8.3.3 保护电路
        1. 8.3.3.1 电源欠压锁定(UVLO)
        2. 8.3.3.2 OUTx 过流保护(OCP)
        3. 8.3.3.3 热关断(TSD)
      4. 8.3.4 引脚图
        1. 8.3.4.1 逻辑电平输入
        2. 8.3.4.2 三电平输入
    4. 8.4 器件功能模式
      1. 8.4.1 工作模式
      2. 8.4.2 低功耗睡眠模式
      3. 8.4.3 故障模式
  9. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 全桥驱动
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 电源电压
          2. 9.2.1.2.2 控制接口
          3. 9.2.1.2.3 低功耗运行
        3. 9.2.1.3 应用曲线
      2. 9.2.2 半桥驱动
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 电源电压
          2. 9.2.2.2.2 控制接口
          3. 9.2.2.2.3 低功耗运行
        3. 9.2.2.3 应用曲线
      3. 9.2.3 双线圈继电器驱动
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
          1. 9.2.3.2.1 电源电压
          2. 9.2.3.2.2 控制接口
          3. 9.2.3.2.3 低功耗运行
        3. 9.2.3.3 应用曲线
      4. 9.2.4 电流检测
        1. 9.2.4.1 设计要求
        2. 9.2.4.2 详细设计过程
          1. 9.2.4.2.1 分流电阻器大小调整
          2. 9.2.4.2.2 RC 滤波器
    3. 9.3 电流能力和热性能
      1. 9.3.1 功率耗散和输出电流能力
      2. 9.3.2 热性能
        1. 9.3.2.1 稳态热性能
        2. 9.3.2.2 瞬态热性能
  10. 10电源建议
    1. 10.1 大容量电容
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

电源欠压锁定(UVLO)

无论何时,只要电源电压低于欠压锁定阈值电压,H 桥中的所有 MOSFET 都将被禁用。在这种情况下,电荷泵和器件逻辑会被禁用。如果由双电源供电(仅限 DSG 封装),当 VCC 引脚电压降至 VUVLO,VCC 下降阈值以下时,UVLO 触发。此时,VM 电源电压可以一直下降到 0V。如果采用单电源供电(仅限 DRL 封装),当 VM 引脚电压降至 VUVLO,VM 下降阈值以下时,UVLO 触发。当电源电压升至高于 VUVLO 上升阈值时,将恢复正常运行。表 8-6 总结了器件进入 UVLO 时的条件。

表 8-6 UVLO 响应条件
封装型号 VVM VVCC 器件响应
DSG 0V 至 VVM_MAX <1.65V UVLO
0V 至 VVM_MAX >1.65V 正常运行
DRL <1.65V 不适用 UVLO
1.65V 至 VVM_MAX 不适用 正常运行