ZHCSML8B June   2021  – August 2021 DRV8212

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 器件比较
  6. 引脚配置和功能
  7. 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 额定值
    3. 7.3 建议工作条件
    4. 7.4 热信息
    5. 7.5 电气特性
    6. 7.6 典型特性 DSG 封装
    7. 7.7 典型特性 DRL 封装
  8. 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 外部元件
      2. 8.3.2 控制模式
        1. 8.3.2.1 PWM 控制模式(DSG:MODE = 0 和 DRL)
        2. 8.3.2.2 PH/EN 控制模式(DSG:MODE = 1)
        3. 8.3.2.3 半桥控制模式(DSG:MODE = 高阻态)
      3. 8.3.3 保护电路
        1. 8.3.3.1 电源欠压锁定(UVLO)
        2. 8.3.3.2 OUTx 过流保护(OCP)
        3. 8.3.3.3 热关断(TSD)
      4. 8.3.4 引脚图
        1. 8.3.4.1 逻辑电平输入
        2. 8.3.4.2 三电平输入
    4. 8.4 器件功能模式
      1. 8.4.1 工作模式
      2. 8.4.2 低功耗睡眠模式
      3. 8.4.3 故障模式
  9. 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 全桥驱动
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
          1. 9.2.1.2.1 电源电压
          2. 9.2.1.2.2 控制接口
          3. 9.2.1.2.3 低功耗运行
        3. 9.2.1.3 应用曲线
      2. 9.2.2 半桥驱动
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 电源电压
          2. 9.2.2.2.2 控制接口
          3. 9.2.2.2.3 低功耗运行
        3. 9.2.2.3 应用曲线
      3. 9.2.3 双线圈继电器驱动
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 详细设计过程
          1. 9.2.3.2.1 电源电压
          2. 9.2.3.2.2 控制接口
          3. 9.2.3.2.3 低功耗运行
        3. 9.2.3.3 应用曲线
      4. 9.2.4 电流检测
        1. 9.2.4.1 设计要求
        2. 9.2.4.2 详细设计过程
          1. 9.2.4.2.1 分流电阻器大小调整
          2. 9.2.4.2.2 RC 滤波器
    3. 9.3 电流能力和热性能
      1. 9.3.1 功率耗散和输出电流能力
      2. 9.3.2 热性能
        1. 9.3.2.1 稳态热性能
        2. 9.3.2.2 瞬态热性能
  10. 10电源建议
    1. 10.1 大容量电容
  11. 11布局
    1. 11.1 布局指南
    2. 11.2 布局示例
  12. 12器件和文档支持
    1. 12.1 文档支持
      1. 12.1.1 相关文档
    2. 12.2 接收文档更新通知
    3. 12.3 支持资源
    4. 12.4 商标
    5. 12.5 Electrostatic Discharge Caution
    6. 12.6 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
低功耗运行

VCC 设为 0V 会使 DRV8212 在半桥模式下睡眠。Topic Link Label8.4.2 详细介绍了如何进入低功耗睡眠模式。进入睡眠模式时,TI 建议将所有输入设置为逻辑低电平,以最大限度地降低系统功耗。要在半桥模式下唤醒 DRV8212,请将 VCC 置于高电平,然后设置 IN1 或 IN2 在保持高电平超过 tWAKE 之后,再返回低电平或发送 PWM 信号。图 9-19图 9-20 显示了此唤醒过程。

由于 VCC 引脚上有去耦电容,TI 建议在控制器的 GPIO 引脚和 VCC 引脚之间添加一个电阻,如图 9-9图 9-10图 9-11 中所示。该电阻的目的是在切换 GPIO 引脚时保护 GPIO 引脚免受来自电容器的大电流的影响。但是,该电阻器的大小必须适当,以便工作电流 IVCC 流入 VCC 引脚。表 9-3显示了 RLIMIT 电阻器的设计考量。VOL 为逻辑低电平时的 GPIO 电压,VOH 为逻辑高电平时的 GPIO 电压,IOL 为 GPIO 可以吸收的最大电流。控制器数据表应为 GPIO 引脚指定 VOL、VOH 和 IOL

表 9-3 GPIO 引脚限流电阻设计要求
设计考量 方程 示例
保护 GPIO 引脚所需的最小电阻。在这里,VCap 是 GPIO 引脚从高电平切换到低电平时电容上的电压。为了简化计算并假设存在最坏情况,假设 VCap 等于控制器电源电压 VMCU。有关示例电路,请参阅图 9-12 RLimit ≥ (VCap - VOL)/IOL RLimit ≥ (3.3V - 0.3V)/50mA = 60Ω
保持 VCC 引脚电压足够高,以免器件进入欠压锁定状态。有关示例电路,请参阅图 9-13 VOH - (IVCC × RLimit) = VVCC ≥ 1.65V 3.0V - (11mA × 60Ω) = 2.34V ≥ 1.65V
图 9-12 将输出从逻辑高电平切换到逻辑低电平时的 GPIO 电流
图 9-13 VVCC > VVM 时输出逻辑高电平的 GPIO 电流

如果指定的 GPIO 电流太小,还有一些其他方法可以让器件进入睡眠状态。一种方法是并联多个 GPIO 以提供适当的电流。第二种方法是设置 MODE = IN1 = IN2 = 0,以使器件进入自动睡眠状态。这将要求控制 MODE 的 GPIO 引脚在工作期间配置为输入,在睡眠期间配置为输出低电平。第三种方法是在电源和 VCC 引脚之间放置一个 GPIO 控制的晶体管,如图 9-14 中所示。

GUID-20201208-CA0I-6XZT-W0QN-F47GNH3J6R01-low.gif图 9-14 带晶体管的 GPIO

为了最大限度地减少流入 OUTx 引脚的泄漏电流(尤其是在电池供电的应用中),请将负载从 OUTx 连接到 GND。如前所述,也可以将负载从 OUTx 连接到 VM,但当其被禁用时可能会有少许漏电流流入 OUTx。如果负载以 H 桥配置连接,预计不会出现泄漏电流。