ZHCSPS3A December 2023 – June 2024 DRV3946-Q1
PRODUCTION DATA
启用内部调节后,该器件会实现一种逐周期峰值电流调节算法,该算法主要基于 IPROPIx 引脚上表示的低侧电流检测,以及基于内部 RINT 电阻上冗余电流检测的额外高侧检测信息和纹波控制。此外,该器件还实现了 BIST 和反馈超时功能。
基准生成块包含 DAC,其输出电压由用户控制的寄存器位设定。HC 和 PC 基准由 DAC1 根据内部基准 (V5_S) 设置。DAC2 与 DAC1 输出成比例,并设置纹波电平和 UCLO 基准。
主环路(或 IPROPI 环路)基于 IPROPI 引脚与 HC 和 PC 基准的比较。IPROPI 调节环路中的 CMP[1] 显示了这一比较。IPROPI 上的电压由负载电流检测 (LS + HS 电流检测) x RIPROPI 设置。
纹波控制环路(或 RINT 环路)基于由 (负载电流 x RINT) 设置的内部电压与 +/-RippleH/RippleL 基准的比较。纹波控制环路块中的两个比较器 CMP[1] 和 CMP[0] 显示了这一情况。
第四个比较器是 IPROPI 调节环路中的 CMP[0],它用于启用欠电流锁定功能。
低侧检测的一个比较器输出指示低侧电流检测是否有效(充电操作期间 LS FET 导通后、OUTx 转换为低电平后达到所需的精度电平)
高侧检测的另一个比较器输出指示高侧检测是否有效(再循环操作期间 HS FET 导通后、OUTx 转换为高电平后达到所需的精度水平)
如果 IPROPIx 引脚出现引脚功能丧失(短路或开路),该器件仍可根据纹波电流限制调节电流,同时通过 PWM 周期警告向用户发出引脚功能丧失的警告。
对于这种逐周期峰值电流调节环路,应避免在 IPROPIx 引脚上连接外部电容。
下方显示了具有和不具有周期跳跃的 PWM 周期的流程图:
典型的正常序列(以粗体突出显示)如下所示:
新 PWM 周期开始(PWM 周期由 FC、FSS_SEL 设置)
CMP_IPROPI = [0X] => 表示高侧检测到的再循环电流小于目标值
PWM - 低侧导通(充电)
等待 LS_SNS_OK
CMP_IPROPI = [10] => 表示低侧检测到的充电电流大于目标值
PWM - RECIRC(再循环)
等待 HS_SNS_OK
PWM 周期到期,表示周期结束
备用路径显示了比较器输出不符合预期时的 PWM 调节行为。出现这种情况的原因可能有多种,例如:
PVDD 电源电平(继电器的高侧)
PWM 频率选择
压摆率
负载阻抗
IPROPI 引脚功能丧失、负载阻抗变化以及比较器故障等故障场景。
在这些情况下,该器件会尝试保持电流电平,同时统计每个异常调节路径。仅当异常行为超过“8”个 PWM 周期时,才会出现警告标志。正常的连续“16”PWM 周期操作会将所有警告计数器复位。
警告标志包括:
LS / HS SNS 超时
纹波警告 – 低/高
低电流警告(电流 < 目标值,即使 LS 为 100% 导通也是如此)
周期跳跃警告
欠流锁定警告(如果 UCLO_EN = 0)
器件 BIST 警告
欠流锁定是导致驱动器进入高阻态(可选 - 由 UCLO_EN 位启用)的唯一路径。UCLO 的滤波时间(基于 PWM 周期)可通过 UCLO_FAULT_FLTR 进行配置。当 UCLO_EN 位被禁用时,会发出 UCLO 警告。
有关更多详细信息,请参阅导通状态诊断下基于 PWM 周期的警告