ZHCSFD6H July   2016  – July 2026 DP83822H , DP83822HF , DP83822I , DP83822IF

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性
    6. 6.6  时序要求，上电时序
    7. 6.7  时序要求、在 XI 时钟不稳定时加电
    8. 6.8  时序要求、复位时序
    9. 6.9  时序要求、串行管理时序
    10. 6.10 时序要求、100Mbps MII 发送时序
    11. 6.11 时序要求、100Mbps MII 接收时序
    12. 6.12 时序要求、10Mbps MII 发送时序
    13. 6.13 时序要求、10Mbps MII 接收时序
    14. 6.14 时序需求、RMII 发送时序
    15. 6.15 时序需求、RMII 接收时序
    16. 6.16 时序要求，RGMII
    17. 6.17 正常链路脉冲时序
    18. 6.18 自动协商快速链路脉冲 (FLP) 时序
    19. 6.19 10BASE-Te Jabber 时序
    20. 6.20 100BASE-TX 发声延时时序
    21. 6.21 100BASE-TX 接收延时时序
    22. 6.22 时序图
    23. 6.23 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 节能以太网
        1. 7.3.1.1 EEE 概述
        2. 7.3.1.2 EEE 协商
      2. 7.3.2 局域网唤醒数据包检测
        1. 7.3.2.1 魔术包结构
        2. 7.3.2.2 魔术包示例
        3. 7.3.2.3 局域网唤醒配置和状态
      3. 7.3.3 IEEE 1588 时间戳的帧起始监测
      4. 7.3.4 时钟输出
    4. 7.4 器件功能模式
      1. 7.4.1  MAC 接口
        1. 7.4.1.1 媒体独立接口 (MII)
        2. 7.4.1.2 简化媒体独立接口 (RMII)
        3. 7.4.1.3 RMII 中继器模式
        4. 7.4.1.4 简化千兆位媒体独立接口（RGMII）
      2. 7.4.2  串行管理接口
        1. 7.4.2.1 扩展寄存器空间访问
        2. 7.4.2.2 写入地址操作
        3. 7.4.2.3 读取地址操作
        4. 7.4.2.4 写入（无后增量）操作
        5. 7.4.2.5 读取（无后增量）操作
        6. 7.4.2.6 写入（有后增量）操作
        7. 7.4.2.7 读取（有后增量）操作
        8. 7.4.2.8 示例写入操作（无后增量）
        9. 7.4.2.9 示例读取操作（无后增量）
      3. 7.4.3  100BASE-TX
        1. 7.4.3.1 100BASE-TX 变送器
          1. 7.4.3.1.1 代码组编码和注入
          2. 7.4.3.1.2 扰频器
          3. 7.4.3.1.3 NRZ 到 NRZI 编码器
          4. 7.4.3.1.4 二进制到 MLT-3 转换器
        2. 7.4.3.2 100BASE-TX 接收器
      4. 7.4.4  100BASE-FX
        1. 7.4.4.1 100BASE-FX 发送
        2. 7.4.4.2 100BASE-FX 接收
      5. 7.4.5  10BASE-Te
        1. 7.4.5.1 静噪
        2. 7.4.5.2 正常链路脉冲检测和生成
        3. 7.4.5.3 Jabber
        4. 7.4.5.4 工作链路链极性检测和校正
      6. 7.4.6  自动协商（速度/双工选择）
      7. 7.4.7  自动 MDIX 分辨率
      8. 7.4.8  环回模式
        1. 7.4.8.1 近端环回
        2. 7.4.8.2 MII 环回
        3. 7.4.8.3 PCS 环回
        4. 7.4.8.4 数字环回
        5. 7.4.8.5 模拟环回
        6. 7.4.8.6 远端（反向）环回
      9. 7.4.9  BIST 配置
      10. 7.4.10 电缆诊断
        1. 7.4.10.1 TDR
      11. 7.4.11 快速链路断开功能
    5. 7.5 编程
      1. 7.5.1 硬件自举配置
      2. 7.5.2 LED 配置
      3. 7.5.3 PHY 地址配置
  9. 8 寄存器映射
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 TPI 网络电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 光纤网络电路
        1. 9.2.2.1 设计要求
          1. 9.2.2.1.1 时钟要求
            1. 9.2.2.1.1.1 振荡器
            2. 9.2.2.1.1.2 晶体
        2. 9.2.2.2 详细设计过程
          1. 9.2.2.2.1 MII 布局指南
          2. 9.2.2.2.2 RMII 布局指南
          3. 9.2.2.2.3 RGMII 布局指南
          4. 9.2.2.2.4 MDI 布局指南
        3. 9.2.2.3 应用曲线
    3. 9.3 电源相关建议
      1. 9.3.1 电源特性
    4. 9.4 布局
      1. 9.4.1 布局指南
        1. 9.4.1.1 信号布线
        2. 9.4.1.2 返回路径
        3. 9.4.1.3 变压器布局
          1. 9.4.1.3.1 变压器推荐
        4. 9.4.1.4 金属浇注
        5. 9.4.1.5 PCB 层堆叠
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.1.2 简化媒体独立接口 (RMII)

DP83822 包含了简化媒体独立接口 (RMII) 协会提供的 RMII 规范中指定的 RMII。该接口旨在为第 22 条中指定的 IEEE 802.3u MII 提供一种引脚数更少的替代方案。从架构上讲，RMII 规范在 MII 的任一侧提供了一个额外的调节层，但在没有 MII 的情况下可实现。DP83822 提供两种类型的 RMII 操作：RMII 从模式和 RMII 主模式。在 RMII 从工作模式下，DP83822 使用连接至 XI 引脚的 50MHz CMOS 级振荡器工作，并且与 MAC 共用同一时钟。在 RMII 主工作模式下，DP83822 使用连接至 XI 引脚的 25MHz CMOS 级振荡器，或连接至 XI 与 XO 引脚的 25MHz 晶体工作。以三个 DP83822 GPIO 中的任何一个为基准的 50MHz 输出时钟连接到 MAC。

注：

如果通过自举配置 RMII 主模式，则将在 RX_D3 (GPIO3) 上自动启用 50MHz 输出时钟。

RMII 规范具有以下特性：

  • 支持 100BASE-FX、100BASE-TX 和 10BASE-Te。
  • 从 MAC 到 PHY（或来自外部源）的单个时钟基准
  • 提供独立的 2 位宽发送和接收数据路径
  • 使用与 MII 接口相同的 CMOS 信号电平

该模式下，发送与接收路径均采用 50MHz 内部基准时钟，每个时钟周期可传输两比特数据。

表 7-2 总结了 RMII 信号。

表 7-2 RMII 信号
功能 引脚
数据信号 TX_D[1:0]
RX_D[1:0]
发送和接收信号 TX_EN
CRS_DV
DP83822HF DP83822IF DP83822H DP83822I RMII 从信令图 7-5 RMII 从信令
DP83822HF DP83822IF DP83822H DP83822I RMII 主信令图 7-6 RMII 主信令

TX_D[1:0] 上的数据以 XI 引脚上的时钟边沿为基准锁存在 PHY 上。对于 RX_D[1:0] 上的数据，以 XI 引脚上的时钟边沿为基准，锁存在 MAC 上。在 10BASE-Te、100BASE-TX 和 100BASE-FX 中，RMII 以相同速度运行。在 10BASE-Te 中，数据比基准时钟慢 10 倍，因此每 10 个时钟周期对发送数据进行一次采样。同样，接收数据每 10 个时钟生成一次，因此连接的 MAC 器件能够每 10 个时钟周期对数据进行一次采样。

此外，RMII 模式提供一个 RX_DV 信号，支持采用一种更简单的方法来恢复接收数据，而无需将 RX_DV 与 CRS_DV 指示分开。即使 RMII 规范不要求 RX_ER，RX_ER 也受到支持。

RMII 有一个可编程的弹性缓冲器可以调整基准时钟和恢复的接收时钟之间的频率差异。可编程弹性缓冲器根据预期的最大数据包大小和时钟精度更大限度减小内部传播延迟。

表 7-3 展示了如何根据预期的最大数据包大小和时钟精度对缓冲区 FIFO 进行编程，其中假设 RMII 基准时钟和远端发送器时钟具有相同精度。

表 7-3 建议的 RMII 数据包大小
开始阈值
RBR[1:0]		 延时
容差		 建议的数据包大小
（±50ppm 时）		 建议的数据包大小
（±100ppm 时）
1（4 位） 2 位 2400 字节 1200 字节
2（8 位） 6 位 7200 字节 3600 字节
3（12 位） 10 位 12000 字节 6000 字节
4（16 位） 14 位 16800 字节 8400 字节