ZHCSRA2A December   2022  – July 2025 DAC53204W , DAC63204W

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性：电压输出
    6. 5.6  电气特性：电流输出
    7. 5.7  电气特性：比较器模式
    8. 5.8  电气特性：通用
    9. 5.9  时序要求：I2C 标准模式
    10. 5.10 时序要求：I2C 快速模式
    11. 5.11 时序要求：I2C 超快速模式
    12. 5.12 时序要求：SPI 写入操作
    13. 5.13 时序要求：SPI 读取和菊花链操作 (FSDO = 0)
    14. 5.14 时序要求：SPI 读取和菊花链操作 (FSDO = 1)
    15. 5.15 时序要求：GPIO
    16. 5.16 时序图
    17. 5.17 典型特性：电压输出
    18. 5.18 典型特性：电流输出
    19. 5.19 典型特性：比较器
    20. 5.20 典型特性：通用
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 智能数模转换器 (DAC) 架构
      2. 6.3.2 数字输入/输出
      3. 6.3.3 非易失性存储器 (NVM)
    4. 6.4 器件功能模式
      1. 6.4.1 电压输出模式
        1. 6.4.1.1 电压基准和 DAC 传递函数
          1. 6.4.1.1.1 内部基准
          2. 6.4.1.1.2 外部基准
          3. 6.4.1.1.3 电源作为基准
      2. 6.4.2 电流输出模式
      3. 6.4.3 比较器模式
        1. 6.4.3.1 可编程迟滞比较器
        2. 6.4.3.2 可编程窗口比较器
      4. 6.4.4 故障转储模式
      5. 6.4.5 应用特定模式
        1. 6.4.5.1 电压裕量和调节
          1. 6.4.5.1.1 高阻抗输出和 PROTECT 输入
          2. 6.4.5.1.2 可编程压摆率控制
          3. 6.4.5.1.3 PMBus 兼容模式
        2. 6.4.5.2 函数生成
          1. 6.4.5.2.1 三角波形生成
          2. 6.4.5.2.2 锯齿波形生成
          3. 6.4.5.2.3 正弦波形生成
      6. 6.4.6 器件复位和故障管理
        1. 6.4.6.1 上电复位 (POR)
        2. 6.4.6.2 外部复位
        3. 6.4.6.3 寄存器映射锁定
        4. 6.4.6.4 NVM 循环冗余校验 (CRC)
          1. 6.4.6.4.1 NVM-CRC-FAIL-USER 位
          2. 6.4.6.4.2 NVM-CRC-FAIL-INT 位
      7. 6.4.7 断电模式
    5. 6.5 编程
      1. 6.5.1 SPI 编程模式
      2. 6.5.2 I2C 编程模式
        1. 6.5.2.1 F/S 模式协议
        2. 6.5.2.2 I2C 更新序列
          1. 6.5.2.2.1 地址字节
          2. 6.5.2.2.2 命令字节
        3. 6.5.2.3 I2C 读取序列
      3. 6.5.3 通用输入/输出 (GPIO) 模式
  8. 7 寄存器映射
    1. 7.1  NOP 寄存器（地址 = 00h）[复位 = 0000h]
    2. 7.2  DAC-X-MARGIN-HIGH 寄存器（地址 = 01h、07h、0Dh、13h）[复位 = 0000h]
    3. 7.3  DAC-X-MARGIN-LOW 寄存器（地址 = 02h、08h、0Eh、14h）[复位 = 0000h]
    4. 7.4  DAC-X-VOUT-CMP-CONFIG 寄存器（地址 = 03h、09h、0Fh、15h）[复位 = 0000h]
    5. 7.5  DAC-X-IOUT-MISC-CONFIG 寄存器（地址 = 04h、0Ah、10h、16h）[复位 = 0000h]
    6. 7.6  DAC-X-CMP-MODE-CONFIG 寄存器（地址 = 05h、0Bh、11h、17h）[复位 = 0000h]
    7. 7.7  DAC-X-FUNC-CONFIG 寄存器（地址 = 06h、0Ch、12h、18h）[复位 = 0000h]
    8. 7.8  DAC-X-DATA 寄存器（地址 = 19h、1Ah、1Bh、1Ch）[复位 = 0000h]
    9. 7.9  COMMON-CONFIG 寄存器（地址 = 1Fh）[复位 = 0FFFh]
    10. 7.10 COMMON-TRIGGER 寄存器（地址 = 20h）[复位 = 0000h]
    11. 7.11 COMMON-DAC-TRIG 寄存器（地址 = 21h）[复位 = 0000h]
    12. 7.12 GENERAL-STATUS 寄存器（地址 = 22h）[复位 = 00h、DEVICE-ID、VERSION-ID]
    13. 7.13 CMP-STATUS 寄存器（地址 = 23h）[复位 = 0000h]
    14. 7.14 GPIO-CONFIG 寄存器（地址 = 24h）[复位 = 0000h]
    15. 7.15 DEVICE-MODE-CONFIG 寄存器（地址 = 25h）[复位 = 0000h]
    16. 7.16 INTERFACE-CONFIG 寄存器（地址 = 26h）[复位 = 0000h]
    17. 7.17 SRAM-CONFIG 寄存器（地址 = 2Bh）[复位 = 0000h]
    18. 7.18 SRAM-DATA 寄存器（地址 = 2Ch）[复位 = 0000h]
    19. 7.19 DAC-X-DATA-8BIT 寄存器（地址 = 40h、41h、42h、43h）[复位 = 0000h]
    20. 7.20 BRDCAST-DATA 寄存器（地址 = 50h）[复位 = 0000h]
    21. 7.21 PMBUS-PAGE 寄存器 [复位 = 0300h]
    22. 7.22 PMBUS-OP-CMD-X 寄存器 [复位 = 0000h]
    23. 7.23 PMBUS-CML 寄存器 [复位 = 0000h]
    24. 7.24 PMBUS-VERSION 寄存器 [复位 = 2200h]
  9. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • YBH|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5.2.1 F/S 模式协议

以下步骤说明了 F/S 模式下的完整事务。

  1. 控制器通过产生启动条件来启动数据传输。启动条件是当 SCL 为高电平时在 SDA 线上发生从高到低的转换，如图 6-21 所示。所有与 I2C 兼容的器件都会识别启动条件。
  2. 控制器随后产生 SCL 脉冲，并在 SDA 线上发送 7 位地址和读取/写入方向位 (R/W)。在所有传输期间，控制器确保数据有效。有效数据条件要求 SDA 线在时钟脉冲的整个高电平期间保持稳定，如图 6-22 所示。所有器件都识别控制器发送的地址，并将其与相应内部固定地址进行比较。只有具有匹配地址的目标器件才会通过在第 9 个 SCL 周期的整个高电平期间拉低 SDA 线来生成确认，如图 6-20 所示。当控制器检测到此确认时，则表示与目标的通信链路已建立。
  3. 控制器产生更多的 SCL 周期，以便向目标器件发送（R/W 位为 0）数据或接收（R/W 位为 1）数据。在任一种情况下，接收器都必须确认发送器发送的数据。因此，确认信号可由控制器或目标器件生成，具体取决于哪一方是接收器。9 位有效数据序列包含 8 个数据位和 1 个确认位，并可根据需要继续。
  4. 为了用信号指示数据传输结束，控制器通过在 SCL 线处于高电平期间将 SDA 线从高电平拉低来产生停止条件，如图 6-21 所示。此操作将释放总线并停止与寻址的目标器件之间的通信链路。所有与 I2C 兼容的器件都会识别停止条件。在收到停止条件后，将释放总线，然后所有目标器件等待启动条件，接着是匹配的地址。
DAC53204W DAC63204W 启动和停止条件图 6-21 启动和停止条件
DAC53204W DAC63204W 在 I2C 总线上的位传输图 6-22 在 I2C 总线上的位传输