ZHCSLH5L August   1998  – February 2026 CD4049UB , CD4050B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性：DC
    6. 5.6 电气特性：AC
    7. 5.7 典型特性
  7. 6 参数测量信息
    1. 6.1 测试电路
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
    4. 7.4 器件功能模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • PW|16
  • NS|16
  • N|16
  • DW|16
  • D|16
散热焊盘机械数据 (封装 | 引脚)
订购信息

4 引脚配置和功能

CD4049UB CD4050B CD4049UB D、DW、N、NS 和 PW 封装 16 引脚 SOIC、PDIP、SO 和 TSSOP 顶视图图 4-1 CD4049UB D、DW、N、NS 和 PW 封装 16 引脚 SOIC、PDIP、SO 和 TSSOP 顶视图
CD4049UB CD4050B CD4050B D、DW、N、NS 和 PW 封装 1G6 引脚 SOIC、PDIP、SO 和 TSSOP 顶视图图 4-2 CD4050B D、DW、N、NS 和 PW 封装 1G6 引脚 SOIC、PDIP、SO 和 TSSOP 顶视图
引脚功能：CD4049UB
引脚 类型(1) 说明
名称 编号
A 3 I 输入 (1)
B 5 I 输入 (2)
C 7 I 输入 (3)
D 9 I 输入 (4)
E 11 I 输入 (5)
F 14 I 输入 (6)
G 2 O 反相输出 1。G = A
H 4 O 反相输出 2。H = B
I 6 O 反相输出 3。I = C
J 10 O 反相输出 4。J = D
K 12 O 反相输出 5。K = E
L 15 O 反相输出 6。L = F
NC 13、16 — 无连接
VCC 1 — 电源引脚
VSS 8 — 负电源
(1) I = 输入，O = 输出
引脚功能：CD4050B
引脚 类型(1) 说明
名称 编号
A 3 I 输入 (1)
B 5 I 输入 (2)
C 7 I 输入 (3)
D 9 I 输入 (4)
E 11 I 输入 (5)
F 14 I 输入 (6)
G 2 O 反相输出 1。G = A
H 4 O 反相输出 2。H = B
I 6 O 反相输出 3。I = C
J 10 O 反相输出 4。J = D
K 12 O 反相输出 5。K = E
L 15 O 反相输出 6。L = F
NC 13、16 — 无连接
VCC 1 — 电源引脚
VSS 8 — 负电源
(1) I = 输入，O = 输出