ZHCSLH5L August 1998 – February 2026 CD4049UB , CD4050B
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
当使用多位逻辑器件时，输入不得悬空。
在许多情况下，未使用数字逻辑器件的全部或部分功能（例如，仅使用三输入与门的两个输入，或仅使用 4 个缓冲门中的 3 个）。此类输入引脚不得悬空，因为外部连接处的未定义电压会导致未定义的运行状态。在下一段所指明的所有情况下，都必须遵守这条规则。
数字逻辑器件的所有未使用输入必须连接至高或低偏置以防悬空。请参阅慢速或浮点 CMOS 输入的影响，了解有关浮点输入影响的更多信息。根据器件的功能情况，必须向任何特定未使用的输入施加逻辑电平。通常，它们会连接到 GND 或 VCC（具体取决于哪种更方便）。