ZHCSPS0A May   2023  – June 2024 AFE78201 , AFE88201

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  绝对最大额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求
    7. 5.7  时序图
    8. 5.8  典型特性：VOUT DAC
    9. 5.9  典型特性：ADC
    10. 5.10 典型特性：参考文献
    11. 5.11 典型特性：电源
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  数模转换器 (DAC) 概述
        1. 6.3.1.1 DAC 电阻串
        2. 6.3.1.2 DAC 缓冲器放大器
        3. 6.3.1.3 DAC 传递函数
        4. 6.3.1.4 DAC 增益和偏移校准
        5. 6.3.1.5 可编程压摆率
        6. 6.3.1.6 DAC 寄存器结构和清除状态
      2. 6.3.2  模数转换器 (ADC) 概述
        1. 6.3.2.1 ADC 操作
        2. 6.3.2.2 ADC 自定义通道序列发生器
        3. 6.3.2.3 ADC 同步
        4. 6.3.2.4 ADC 偏移校准
        5. 6.3.2.5 外部监控输入
        6. 6.3.2.6 温度传感器
        7. 6.3.2.7 自诊断多路复用器
        8. 6.3.2.8 ADC 旁路
      3. 6.3.3  可编程超限警报
        1. 6.3.3.1 基于警报的中断
        2. 6.3.3.2 警报操作配置寄存器
        3. 6.3.3.3 警报电压发生器
        4. 6.3.3.4 温度传感器警报功能
        5. 6.3.3.5 内部基准警报功能
        6. 6.3.3.6 ADC 警报功能
        7. 6.3.3.7 故障检测
      4. 6.3.4  IRQ
      5. 6.3.5  内部基准
      6. 6.3.6  集成精密振荡器
      7. 6.3.7  精密振荡器诊断
      8. 6.3.8  一次性可编程 (OTP) 存储器
      9. 6.3.9  GPIO
      10. 6.3.10 计时器
      11. 6.3.11 唯一芯片标识符 (ID)
      12. 6.3.12 暂存区寄存器
    4. 6.4 器件功能模式
      1. 6.4.1 寄存器内置自检 (RBIST)
      2. 6.4.2 DAC 断电模式
      3. 6.4.3 复位
    5. 6.5 编程
      1. 6.5.1 通信设置
        1. 6.5.1.1 SPI 模式
        2. 6.5.1.2 UART 模式
      2. 6.5.2 GPIO 编程
      3. 6.5.3 串行外设接口 (SPI)
        1. 6.5.3.1 SPI 帧定义
        2. 6.5.3.2 SPI 读取和写入
        3. 6.5.3.3 帧错误校验
        4. 6.5.3.4 同步
      4. 6.5.4 UART 接口
        1. 6.5.4.1 UART 中断模式 (UBM)
      5. 6.5.5 状态位
      6. 6.5.6 看门狗计时器
  8. 7 寄存器映射
    1. 7.1 AFEx8201 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 多通道配置
    2. 8.2 典型应用
      1. 8.2.1 模拟输出模块
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 XTR305
            1. 8.2.1.2.1.1 电流输出模式
            2. 8.2.1.2.1.2 电压输出模式
            3. 8.2.1.2.1.3 诊断功能
        3. 8.2.1.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RRU|24
散热焊盘机械数据 (封装 | 引脚)
订购信息

5.6 时序要求

所有输入信号都在 tR = tF = 1ns/V 时指定，而且从 (VIL + VIH) / 2 的电压电平开始，2.7V ≤ PVDD ≤ 5.5V，
VIH = 1.62V，VIL = 0.15V，VREFIO = 1.25V，且 TA = -40°C 至 +125°C（除非另有说明）
参数 最小值 标称值 最大值 单位
串行接口 - 写入和读取操作
fSCL 串行时钟频率 12.5 MHz
tSCLKHIGH SCLK 高电平时间 36 ns
tSCLLOW SCLK 低电平时间 36 ns
tCSHIGH CS 高电平时间 80 ns
tCSS CS 到 SCLK 下降沿建立时间 30 ns
tCSH SCLK 下降沿到 CS 上升沿 30 ns
tCSRI CS 下降沿至 SCLK 下降沿忽略 30 ns
tCSFI SCLK 下降沿忽略至 CS 下降沿 5 ns
tSDIS SDI 建立时间 5 ns
tSDIH SDI 保持时间 5 ns
tSDOZD CS 下降沿至 SDO 三态条件至被驱动 40 ns
tSDODZ CS 上升沿至 SDO 被驱动至三态条件 40 ns
tSDODLY SCLK 至 SDO 输出延迟 40 ns
UART
tBAUDUART 波特率 = 9600 ±1% 104 µs
数字逻辑
tDACWAIT 顺序 DAC 更新等待时间 2.1 µs
tPOR POR 复位延迟 100 µs
tRESET RESET 脉冲持续时间 100 ns
tRESETWAIT RESET 脉冲后的等待时间 10 µs
tPULSE_GPIO GPIO 输入脉冲持续时间 10 ns