ZHCSY86 May   2025 ADS9117 , ADS9118 , ADS9119

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  热性能信息
    4. 6.4  建议运行条件
    5. 6.5  电气特性
    6. 6.6  时序要求
    7. 6.7  开关特性
    8. 6.8  时序图
    9. 6.9  典型特性：所有器件
    10. 6.10 典型特性：ADS9119
    11. 6.11 典型特性：ADS9118
    12. 6.12 典型特性：ADS9117
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
      2. 7.3.2 模拟输入带宽
      3. 7.3.3 ADC 传递函数
      4. 7.3.4 基准电压
      5. 7.3.5 温度传感器
      6. 7.3.6 数据平均
      7. 7.3.7 数字下变频器
      8. 7.3.8 数据接口
        1. 7.3.8.1 数据帧宽度
        2. 7.3.8.2 ADC 输出数据随机数发生器
        3. 7.3.8.3 同步多个 ADC
        4. 7.3.8.4 数据接口测试图形
          1. 7.3.8.4.1 固定图形
          2. 7.3.8.4.2 交替测试图形
          3. 7.3.8.4.3 数字斜坡
      9. 7.3.9 ADC 采样时钟输入
    4. 7.4 器件功能模式
      1. 7.4.1 复位
      2. 7.4.2 断电选项
      3. 7.4.3 正常运行
      4. 7.4.4 初始化序列
    5. 7.5 编程
      1. 7.5.1 寄存器写入
      2. 7.5.2 寄存器读取
      3. 7.5.3 多个器件：SPI 配置的菊花链拓扑
        1. 7.5.3.1 菊花链中的寄存器写入
        2. 7.5.3.2 菊花链中的寄存器读取
  9. 8 寄存器映射
    1. 8.1 寄存器组 0
    2. 8.2 寄存器组 1
    3. 8.3 寄存器组 2
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 ≤20kHz 的输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 ≤100kHz 的输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 应用曲线
      3. 9.2.3 ≤1MHz 的输入信号带宽的数据采集 (DAQ) 电路
        1. 9.2.3.1 设计要求
        2. 9.2.3.2 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 相关文档
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 机械数据

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 引脚配置和功能

图 5-1 RHA 封装，6mm × 6mm，40 引脚 VQFN（顶视图）
引脚功能
引脚类型(1)说明
名称编号
AINM4IADC 的负模拟输入。
AINP3IADC 的正模拟输入。
AVDD_5V1、10P5V 模拟电源引脚。
CS17I接口配置的片选输入；低电平有效。
DCLKM23O负差分数据时钟输出。在 DCLKP 和 DCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DCLKP24O正差分数据时钟输出。在 DCLKP 和 DCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DOUTM27O负差分数据输出。在 DOUTP 和 DOUTM 之间靠近接收器的位置连接一个 100Ω 电阻器。
DOUTP28O正差分数据输出。在 DOUTP 和 DOUTM 之间靠近接收器的位置连接一个 100Ω 电阻器。
FCLKM29O负差分数据帧时钟输出。在 FCLKP 和 FCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
FCLKP30O正差分数据帧时钟输出。在 FCLKP 和 FCLKM 之间靠近接收器的位置连接一个 100Ω 电阻器。
GND2、7、8、9、11、12、15、34、38P地。
NC 25、26 – 无外部连接。保持悬空。
PWDN22I断电控制；低电平有效。如果未使用，则连接到 VDD_1V8。
REFIO39I/O内部基准电压输出。外部基准电压输入。将 10µF 去耦电容器连接到 REFM。
REFM6、40P基准接地。连接至 GND。
RESET21I复位输入；低电平有效。如果未使用，则连接到 VDD_1V8。
SCLK18I接口配置的串行时钟输入。
SDI/EXTREF19ISDI 是一个多功能逻辑输入；引脚功能由 SPI_EN 引脚决定。SDI 具有一个连接至 GND 的内部 100kΩ 下拉电阻。SPI_EN = 0b：SDI 是在内部或外部基准之间进行选择的逻辑输入。将 SDI 连接到 GND 以提供外部基准。将 SDI 连接到 IOVDD 以提供内部基准。SPI_EN = 1b：接口配置的串行数据输入。
SDO20O配置接口的串行数据输出。
SMPL_CLKM31IADC 采样时钟输入。LVDS 采样时钟的负差分输入。针对 CMOS 采样时钟，将此引脚连接至 GND。
SMPL_CLKP32IADC 采样时钟输入。LVDS 采样时钟的正差分输入。CMOS 采样时钟的时钟输入。
SMPL_SYNC33I内部均值滤波器的同步输入。
如果未使用则连接至 GND。有关如何使用 SMPL_SYNC 引脚的信息，请参阅同步多个 ADC 部分。
SPI_EN16I启用 SPI 配置的控制引脚；高电平有效。
将上拉电阻器连接到 VDD_1V8 以保持配置接口启用。如果未使用 SPI 配置，则连接至 GND。
散热焊盘—P外露散热焊盘连接至 GND。
VCMOUT5O共模电压输出。使用 VCMOUT 设置 ADC 输入端的共模电压。将 1µF 去耦电容器连接到 GND。
VDD_1V813、14、35、36、37P1.8V 电源。将 1μF 和 0.1μF 去耦电容器连接到 GND。
(1) I = 输入，O = 输出，I/O = 输入或输出，G = 接地，P = 电源。