ZHCSFE1C June   2016  – August 2026 ADS8920B , ADS8922B , ADS8924B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 LDO 模块
      2. 6.3.2 基准缓冲器模块
      3. 6.3.3 转换器模块
        1. 6.3.3.1 采样保持电路
        2. 6.3.3.2 内部振荡器
        3. 6.3.3.3 ADC 传递函数
      4. 6.3.4 接口模块
    4. 6.4 器件功能模式
      1. 6.4.1 RST 状态
      2. 6.4.2 ACQ 状态
      3. 6.4.3 CNV 状态
    5. 6.5 编程
      1. 6.5.1 输出数据字
      2. 6.5.2 数据传输帧
      3. 6.5.3 交错式转换周期和数据传输帧
      4. 6.5.4 数据传输协议
        1. 6.5.4.1 配置器件的协议
        2. 6.5.4.2 从器件读取数据时使用的协议
          1. 6.5.4.2.1 传统 SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.4.2.2 具有总线宽度选项的 SPI 兼容协议
          3. 6.5.4.2.3 源同步 (SRC) 协议
            1. 6.5.4.2.3.1 采用 SRC 协议的输出时钟源选项
            2. 6.5.4.2.3.2 采用 SRC 协议的总线宽度选项
            3. 6.5.4.2.3.3 采用 SRC 协议的输出数据速率选项
      5. 6.5.5 器件设置
        1. 6.5.5.1 单个器件：所有 multiSPI 选项
        2. 6.5.5.2 单个器件：标准 SPI 的最小引脚数
        3. 6.5.5.3 多个器件：菊花链拓扑
        4. 6.5.5.4 多个器件：星型拓扑
  8. 7 寄存器映射
    1. 7.1 器件配置和寄存器映射
      1. 7.1.1 PD_CNTL 寄存器（地址 = 04h）[复位 = 08h]
      2. 7.1.2 SDI_CNTL 寄存器（地址 = 008h）[复位 = 00h]
      3. 7.1.3 SDO_CNTL 寄存器（地址 = 0Ch）[复位 = 00h]
      4. 7.1.4 DATA_CNTL 寄存器（地址 = 010h）[复位 = 00h]
      5. 7.1.5 PATN_LSB 寄存器（地址 = 014h）[复位 = 00h]
      6. 7.1.6 PATN_MID 寄存器（地址 = 015h）[复位 = 00h]
      7. 7.1.7 PATN_MSB 寄存器（地址 = 016h）[复位 = 00h]
      8. 7.1.8 OFST_CAL 寄存器（地址 = 020h）[复位 = 00h]
      9. 7.1.9 REF_MRG 寄存器（地址 = 030h）[复位 = 00h]
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 ADC 基准驱动器
      2. 8.1.2 ADC 输入驱动器
        1. 8.1.2.1 电荷反冲滤波器
        2. 8.1.2.2 输入放大器选型
    2. 8.2 典型应用
      1. 8.2.1 使用差分输入实现超低失真和噪声性能的数据采集 (DAQ) 电路
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 具有 FDA 输入驱动器和单端或差分输入的 DAQ 电路
      3. 8.2.3 设计要求
      4. 8.2.4 详细设计过程
      5. 8.2.5 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 信号路径
        2. 8.4.1.2 接地和 PCB 堆叠
        3. 8.4.1.3 电源去耦
        4. 8.4.1.4 基准解耦
        5. 8.4.1.5 差分输入去耦
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

10 修订历史记录

Date Letter Revision History Changes Intro HTMLB (August 2017)to RevisionC (August 2026)

  • 删除了第一页表格并添加了封装信息 表Go
  • 向时序特性 表中添加了串行时钟频率条件Go
  • 将 PD_CNTL 的复位值更改为 08h。Go

Date Letter Revision History Changes Intro HTMLA (July 2016)to RevisionB (August 2017)

  • 更新了整个文档中的表格、图和交叉参考的编号格式Go
  • 将器件信息 表更改为 1MSPS 时的 SPI 时钟 表Go
  • 更改了首页图Go
  • 将 REFBUFOUT 引脚说明从“基准缓冲器输出、ADC 基准输入”更改为“内部基准缓冲器输出、外部基准输入”Go
  • 将电气特性条件行中的 DVDD 范围从 2.35V 更改为 3.6V，从 1.65V 更改为 5.5VGo
  • 将电气特性、时序要求 和开关特性 中的 DVDD 范围最大值从 3.6V 更改为 5.5VGo
  • 在电气特性 表的基准缓冲器失调电压测试条件中添加了 TA = 25°CGo
  • 将输入失调电压热漂移典型值从 10 更改为 1Go
  • 向电气特性 表中的 SFDR 添加了 fIN = 2kHz 测试条件Go
  • 向时序要求 表中的串行时钟频率添加了新条件Go
  • 更改了时序特性 表中的串行时钟时间周期Go
  • 向时序特性 表中添加了串行时钟频率条件Go
  • 更改了时序特性 表中的串行时钟时间周期Go
  • 向开关特性 表中添加了选通输出时间Go
  • 在基准缓冲器模块 部分添加了描述性文本和一个图Go
  • 删除了有关区域 2 中数据传输活动的第一个注释元素中的文本Go
  • 在数据传输协议 部分中为 multiSPI 数字接口模块添加了新选项要点Go
  • 在表 9 中为 SCLK 添加了新注释 (1)Go
  • 删除了“对于 ADS892xB，将 RFLT 的最大值限制在 2.5Ω，以避免线性性能出现任何显著下降。”，其位于电荷反冲滤波器 部分的最后一段Go
  • 为了清晰起见，更改了超低失真和噪声性能的数据采集 (DAQ) 电路... Go
  • 向设计参数 表中添加了更多设计参数Go
  • 出于清晰起见，更改了详细设计过程 部分Go
  • 添加了两条新的应用曲线Go
  • 添加了新的典型应用小节Go

Date Letter Revision History Changes Intro HTML* (June 2016)to RevisionA (July 2016)

  • 已从产品预发布更改为量产数据Go
  • 将建议运行条件 中的 DVDD 指定的吞吐量值从 3.6V 更改为 5.5VGo