ZHCSFE1C June   2016  – August 2026 ADS8920B , ADS8922B , ADS8924B

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 时序要求
    7. 5.7 开关特性
    8. 5.8 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 LDO 模块
      2. 6.3.2 基准缓冲器模块
      3. 6.3.3 转换器模块
        1. 6.3.3.1 采样保持电路
        2. 6.3.3.2 内部振荡器
        3. 6.3.3.3 ADC 传递函数
      4. 6.3.4 接口模块
    4. 6.4 器件功能模式
      1. 6.4.1 RST 状态
      2. 6.4.2 ACQ 状态
      3. 6.4.3 CNV 状态
    5. 6.5 编程
      1. 6.5.1 输出数据字
      2. 6.5.2 数据传输帧
      3. 6.5.3 交错式转换周期和数据传输帧
      4. 6.5.4 数据传输协议
        1. 6.5.4.1 配置器件的协议
        2. 6.5.4.2 从器件读取数据时使用的协议
          1. 6.5.4.2.1 传统 SPI 兼容 (SYS-xy-S) 协议
          2. 6.5.4.2.2 具有总线宽度选项的 SPI 兼容协议
          3. 6.5.4.2.3 源同步 (SRC) 协议
            1. 6.5.4.2.3.1 采用 SRC 协议的输出时钟源选项
            2. 6.5.4.2.3.2 采用 SRC 协议的总线宽度选项
            3. 6.5.4.2.3.3 采用 SRC 协议的输出数据速率选项
      5. 6.5.5 器件设置
        1. 6.5.5.1 单个器件：所有 multiSPI 选项
        2. 6.5.5.2 单个器件：标准 SPI 的最小引脚数
        3. 6.5.5.3 多个器件：菊花链拓扑
        4. 6.5.5.4 多个器件：星型拓扑
  8. 7 寄存器映射
    1. 7.1 器件配置和寄存器映射
      1. 7.1.1 PD_CNTL 寄存器（地址 = 04h）[复位 = 08h]
      2. 7.1.2 SDI_CNTL 寄存器（地址 = 008h）[复位 = 00h]
      3. 7.1.3 SDO_CNTL 寄存器（地址 = 0Ch）[复位 = 00h]
      4. 7.1.4 DATA_CNTL 寄存器（地址 = 010h）[复位 = 00h]
      5. 7.1.5 PATN_LSB 寄存器（地址 = 014h）[复位 = 00h]
      6. 7.1.6 PATN_MID 寄存器（地址 = 015h）[复位 = 00h]
      7. 7.1.7 PATN_MSB 寄存器（地址 = 016h）[复位 = 00h]
      8. 7.1.8 OFST_CAL 寄存器（地址 = 020h）[复位 = 00h]
      9. 7.1.9 REF_MRG 寄存器（地址 = 030h）[复位 = 00h]
  9. 8 应用和实施
    1. 8.1 应用信息
      1. 8.1.1 ADC 基准驱动器
      2. 8.1.2 ADC 输入驱动器
        1. 8.1.2.1 电荷反冲滤波器
        2. 8.1.2.2 输入放大器选型
    2. 8.2 典型应用
      1. 8.2.1 使用差分输入实现超低失真和噪声性能的数据采集 (DAQ) 电路
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
      2. 8.2.2 具有 FDA 输入驱动器和单端或差分输入的 DAQ 电路
      3. 8.2.3 设计要求
      4. 8.2.4 详细设计过程
      5. 8.2.5 应用曲线
    3. 8.3 电源相关建议
    4. 8.4 布局
      1. 8.4.1 布局指南
        1. 8.4.1.1 信号路径
        2. 8.4.1.2 接地和 PCB 堆叠
        3. 8.4.1.3 电源去耦
        4. 8.4.1.4 基准解耦
        5. 8.4.1.5 差分输入去耦
      2. 8.4.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息
6.5.4.2.1 传统 SPI 兼容 (SYS-xy-S) 协议

如表 6-5 所示，主机控制器可以使用四种传统 SPI 兼容协议（SPI-00S、SPI-01S、SPI-10S 或 SPI-11S）中的任何一种从器件读取数据。

表 6-5 用于从器件读取的 SPI 协议
协议SCLK 极性
（在 CS 下降沿）		SCLK 相位
（捕捉边沿）		MSB 位启动边沿SDI_CNTLSDO_CNTLSCLK 数量
（最优读取帧）		时序图
SPI-00S低上升CS 下降00h00h16图 6-25
SPI-01S低下降第 1 个 SCLK 上升01h00h16图 6-26
SPI-10S高下降CS 下降02h00h16图 6-27
SPI-11S高上升第 1 个 SCLK 下降03h00h16图 6-28

上电时或完成任何异步复位后，器件支持使用 SPI-00S 协议进行数据读取和数据写入操作。若要为两种数据传输操作选择不同的 SPI 兼容协议：

  1. 对 SDI_CNTL 寄存器中的 SDI_MODE[1:0] 位进行编程。该首次写入操作遵循 SPI-00S 协议。任何后续数据传输帧都必须遵循新选择的协议。
  2. 在 SDO_CNTL 寄存器中，将 SDO_MODE[1:0] 位设置为 00b。

图 6-25 至图 6-28 详细介绍了使用最优命令帧读取输出数据字的所有 22 位的四种协议。表 6-5 显示了针对不同输出协议选择，最优读取帧中所需的 SCLK 数量。

ADS8920B ADS8922B ADS8924B SPI-00S 协议、22 个 SCLK图 6-25 SPI-00S 协议、22 个 SCLK
ADS8920B ADS8922B ADS8924B SPI-10S 协议、22 个 SCLK图 6-27 SPI-10S 协议、22 个 SCLK
ADS8920B ADS8922B ADS8924B SPI-01S 协议、22 个 SCLK图 6-26 SPI-01S 协议、22 个 SCLK
ADS8920B ADS8922B ADS8924B SPI-11S 协议、22 个 SCLK图 6-28 SPI-11S 协议、22 个 SCLK

对于 SDI_MODE[1:0] = 00b 或 10b，器件支持早期数据启动 (EDL) 选项。设置 SDO_CNTL 寄存器中的 SDO_MODE[1:0] = 01b 以启用特性（请参阅表 6-6）。如果 SDI_MODE[1:0] = 01b 或 11b，则设置 SDO_MODE[1:0] = 01b 不起作用。

表 6-6 带早期数据启动的 SPI 协议
协议SCLK 极性
（在 CS 下降沿）		SCLK 相位
（捕捉边沿）		MSB 位启动边沿SDI_CNTLSDO_CNTLSCLK 数量
（最优读取帧）		时序图
SPI-00S-EDL低上升CS 下降00h01h16图 6-25
SPI-10S-EDL高下降CS 下降02h01h16图 6-27

如图 6-29 和图 6-30 所示，与标准 SPI 协议相比，器件在 SDO-0 引脚半时钟上启动输出数据位。

 

ADS8920B ADS8922B ADS8924B SPI-00S-EDL 协议、22 个 SCLK图 6-29 SPI-00S-EDL 协议、22 个 SCLK
ADS8920B ADS8922B ADS8924B SPI-10S-EDL 协议、22 个 SCLK图 6-30 SPI-10S-EDL 协议、22 个 SCLK

当使用这些与 SPI 兼容的协议时，RVS 输出在整个数据传输帧内保持低电平；有关相关的时序参数，请参阅时序要求和开关特性表。

当 SDO_CNTL[7:0] = 00h 或 01h 时，如果主机控制器使用长数据传输帧，则器件会呈现菊花链运行状态（参见多个器件：菊花链拓扑部分）。

注：

使用 SPI 兼容协议执行表 6-2 中指定的 RD_REG、WR_REG、CLR_BITS 和 SET_BITS 命令。