ZHCSCV9C August 2014 – August 2026 ADS1120-Q1
PRODUCTION DATA
当增益为 1、2 和 4 时,设置配置寄存器中的 PGA_BYPASS 位以禁用和旁路低噪声 PGA。禁用 PGA 可以降低总功耗,同时消除方程式 13 至方程式 15 对共模输入电压范围 VCM 的限制。禁用 PGA 时,可用的绝对和共模输入电压范围为 AVSS – 0.1V ≤ VAINx,VCM ≤ AVDD + 0.1V。
要测量以 AVSS 为基准的单端信号,AINP = VIN,AINN = AVSS,必须旁路 PGA。通过在外部将其中一个模拟输入端连接到 AVSS 或使用多路复用器的内部 AVSS 连接(MUX[3:0] 设置 1000b 至 1011b),可将器件配置为单端测量。当将内部多路复用器配置为 AINN = AVSS (MUX[3:0]= 1000b 至 1011b) 的设置时,无论 PGA_BYPASS 设置如何,PGA 都会自动旁路和禁用,并且增益会限制为 1、2 和 4。无论 PGA_BYPASS 设置如何,始终在增益设置大于 4 时使能 PGA。
当 PGA 被禁用时,该器件使用缓冲开关电容器级来获得增益 1、2 和 4。开关电容器级之前的内部缓冲器可确保电容器充放电对输入负载的影响降至最低。图 6-21 至图 6-26 展示了禁用 PGA 时绝对输入电流和差动输入电流的典型值。输入电流是流入或流出每个输入端的电流。差动输入电流表示正负输入端之间的绝对电流差。
对于输出阻抗较高的信号源,可能仍有必要进行外部缓冲。有源缓冲器会引入噪声,还会带来偏移电压和增益误差。在高精度应用中,需要综合考虑所有这些因素。