ZHCSEE8B December   2015  – April 2017 ADC14X250

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用范围
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  ESD Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Electrical Characteristics: Static Converter Performance
    6. 6.6  Electrical Characteristics: Dynamic Converter Performance
    7. 6.7  Electrical Characteristics: Power Supply
    8. 6.8  Electrical Characteristics: Analog Interface
    9. 6.9  Digital Input Characteristics
    10. 6.10 Electrical Characteristics: Serial Data Output Interface
    11. 6.11 Electrical Characteristics: Digital Input
    12. 6.12 Timing Requirements
    13. 6.13 Typical Characteristics
  7. 7 Parameter Measurement Information
    1. 7.1 JESD204B Interface Functional Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  Amplitude and Phase Imbalance Correction of Differential Analog Input
      2. 8.3.2  Input Clock Divider
      3. 8.3.3  SYSREF Offset Feature and Detection Gate
      4. 8.3.4  DC Offset Correction
      5. 8.3.5  Serial Differential Output Drivers
        1. 8.3.5.1 De-Emphasis Equalization
      6. 8.3.6  ADC Core Calibration
      7. 8.3.7  Data Format
      8. 8.3.8  JESD204B Supported Features
      9. 8.3.9  Transport Layer Configuration
        1. 8.3.9.1 Lane Configuration
        2. 8.3.9.2 Frame Format
        3. 8.3.9.3 ILA Information
      10. 8.3.10 Test Pattern Sequences
      11. 8.3.11 JESD204B Link Initialization
        1. 8.3.11.1 Frame Alignment
        2. 8.3.11.2 Code Group Synchronization
      12. 8.3.12 Sync~ Signal Selection
      13. 8.3.13 SPI
    4. 8.4 Device Functional Modes
      1. 8.4.1 Power-Down and Sleep Modes
    5. 8.5 Register Map
      1. 8.5.1 Register Descriptions
        1. 8.5.1.1  CONFIG_A, [Address: 0x0000], [Default: 0x3C]
        2. 8.5.1.2  DEVICE CONFIG, [Address: 0x0002], [Default: 0x00]
        3. 8.5.1.3  CHIP_TYPE, [Address: 0x0003], [Default: 0x03]
        4. 8.5.1.4  CHIP_ID, [Address: 0x0005, 0x0004], [Default: 0x00, 0x01]
        5. 8.5.1.5  CHIP_VERSION, [Address: 0x0006], [Default: 0x00]
        6. 8.5.1.6  VENDOR_ID, [Address: 0x000D, 0x000C], [Default: 0x04, 0x51]
        7. 8.5.1.7  SPI_CFG, [Address: 0x0010], [Default: 0x01]
        8. 8.5.1.8  OM1 (Operational Mode 1), [Address: 0x0012], [Default: 0x81]
        9. 8.5.1.9  OM2 (Operational Mode 2), [Address: 0x0013], [Default: 0x20]
        10. 8.5.1.10 IMB_ADJ (Imbalance Adjust), [Address: 0x0014], [Default: 0x00]
        11. 8.5.1.11 DC_MODE (DC Offset Correction Mode), [Address: 0x003D], [Default: 0x00]
        12. 8.5.1.12 SER_CFG (Serial Lane Transmitter Configuration), [Address: 0x0047], [Default: 0x00]
        13. 8.5.1.13 JESD_CTRL1 (JESD Configuration Control 1) , [Address: 0x0060], [Default: 0x7D]
        14. 8.5.1.14 JESD_CTRL2 (JESD Configuration Control 2), [Address: 0x0061], [Default: 0x00]
        15. 8.5.1.15 JESD_RSTEP (JESD Ramp Pattern Step), [Addresses: 0x0063, 0x0062], [Default: 0x00, 0x01]
        16. 8.5.1.16 JESD_STATUS (JESD Link Status), [Address: 0x006C], [Default: N/A]
  9. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Analog Input Considerations
        1. 9.1.1.1 Differential Analog Inputs and Full Scale Range
        2. 9.1.1.2 Analog Input Network Model
        3. 9.1.1.3 Input Bandwidth
        4. 9.1.1.4 Driving the Analog Input
        5. 9.1.1.5 Clipping
      2. 9.1.2 CLKIN, SYSREF, and SYNCb Input Considerations
        1. 9.1.2.1 Driving the CLKIN+ and CLKIN- Input
        2. 9.1.2.2 Clock Noise and Edge Rate
        3. 9.1.2.3 Driving the SYSREF Input
        4. 9.1.2.4 SYSREF Signaling
        5. 9.1.2.5 SYSREF Timing
        6. 9.1.2.6 Effectively Using the SYSREF Offset and Detection Gate Features
        7. 9.1.2.7 Driving the SYNCb Input
      3. 9.1.3 Output Serial Interface Considerations
        1. 9.1.3.1 Output Serial-Lane Interface
        2. 9.1.3.2 Voltage Swing and De-Emphasis Optimization
        3. 9.1.3.3 Minimizing EMI
      4. 9.1.4 JESD204B System Considerations
        1. 9.1.4.1 Frame and LMFC Clock Alignment Procedure
        2. 9.1.4.2 Link Interruption
        3. 9.1.4.3 Clock Configuration Examples
        4. 9.1.4.4 Configuring the JESD204B Receiver
      5. 9.1.5 SPI
    2. 9.2 Typical Applications
      1. 9.2.1 Design Requirements
      2. 9.2.2 Design Procedure
      3. 9.2.3 Application Performance Plot
      4. 9.2.4 Systems Example
  10. 10Power Supply Recommendations
    1. 10.1 Power Supply Design
    2. 10.2 Decoupling
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Layout Example
      2. 11.1.2 Thermal Considerations
  12. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 相关文档
        1. 12.1.1.1 技术规格定义
        2. 12.1.1.2 JESD204B 定义
    2. 12.2 接收文档更新通知
    3. 12.3 社区资源
    4. 12.4 商标
    5. 12.5 静电放电警告
    6. 12.6 Glossary
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 分辨率：14 位
  • 转换速率：250MSPS
  • 性能：
    • 输入：240MHz，-3dBFS
      • 信噪比 (SNR)：70.1dBFS
      • 噪声频谱密度：-151.1dBFS/Hz
      • 无杂散动态范围 (SFDR)：87dBFS
      • 非 HD2 和非 HD3 毛刺：-92dBFS
    • 无输入 SNR：71.1dBFS
  • 功耗：584mW
  • 额定温度最高达 105°C（在散热焊盘处）
  • JESD204B 通道速率高达 5Gb/s 的子类 1 单通道串行数据接口
  • 经缓冲的模拟输入
  • 差分输入相位和幅值校正
  • 输入采样时钟分频器（1 分频、2 分频、4 分频、8 分频）
  • 4 线制串行外设接口 (SPI)
  • 32 引脚超薄型四方扁平无引线 (WQFN) 封装（5mm×5mm、0.5mm 间距）

2 应用范围

  • 高中频 (IF) 采样接收器
  • 多载波基站接收器
    • GSM/EDGE，CDMA2000，UMTS，LTE，WiMax
  • 多样性、多模式和多波段接收器
  • 数字预失真
  • 软件定义无线电 (SDR)
  • 测试和测量设备
  • 通信仪器仪表
  • 雷达
  • 便携式仪表

3 说明

ADC14X250 器件是一款单片单通道高性能模数转换器，能够将模拟输入信号转换成 14 位数字字，采样速率达 250MSPS。该转换器采用差分流水线架构并集成有输入缓冲器，在 –40°C 至 105°C 的整个扩展温度范围内（在器件的印刷电路板 (PCB) 散热焊盘处测得）具有出色的动态性能和低功耗特性。

集成的输入缓冲器消除了来自内部开关电容采样电路的电荷回馈噪声，并且简化了驱动放大器、抗混叠滤波器以及阻抗匹配的系统级设计。此外，还可以对缓冲器进行调整以校正差分输入信号路径的相位和幅值失衡，从而改善偶数阶谐波失真。输入采样时钟分频器提供整数分频比以简化系统时钟。该器件集成有低噪声电压基准，无需使用外部去耦电容器，从而简化了电路板级设计。数字输出数据通过采用 32 引脚 5mm × 5mm WQFN 封装的 JESD204B 子类 1 单通道接口提供。ADC14X250 可在 1.2V、1.8V 和 3.0V 电源供电下工作。可使用 SPI 来配置与 1.2V 至 3V 逻辑电路兼容的器件。

器件信息(1)

部件名称 封装 封装尺寸（标称值）
ADC14X250 WQFN (32) 5.00mm × 5.00mm
  1. 要了解所有可用封装，请见产品说明书末尾的可订购产品附录。

空白

单音源频谱，输入：240MHz，–3dBFS

ADC14X250 D021_SLASE49.gif

整个温度范围内的
性能稳定性 (240MHz)

ADC14X250 D005_SLASE49.gif