ZHCAD70C June 2021 – September 2023 AM2431 , AM2432 , AM2434 , AM6411 , AM6412 , AM6421 , AM6422 , AM6441 , AM6442
有关与 RGMII 接口相关的引脚映射信息,请参阅器件特定数据表的信号说明、CPSW3G、MAIN 域、RGMII1 信号说明和 RGMII2 信号说明 一节。
有关与 RMII 接口相关的引脚映射信息,请参阅器件特定数据表的信号说明、CPSW3G、MAIN 域、RMII1 和 RMII2 信号说明 一节。
CPSW3G MDIO0、CPSW3G RMII1、CPSW3G RMII2 和 CPSW3G RGMII1 具有一个或多个信号,这些信号可以多路复用到多个引脚。本节中定义的时序要求和开关特性仅对名为 IOSET 的特定引脚组合有效。可在器件特定数据表 CPSW3G IOSET 一节的表中找到这些接口的有效引脚组合或 IOSET。
根据所需的接口,有关有效 IOSET、每个 CPSW3G MDIO0 IOSET、CPSW3G RMII1 和 RMII2 IOSET 以及 CPSW3G RGMII1 IOSET 的有效引脚组合的信息,请参阅器件特定数据表的时序和开关特性、外设、CPSW3G IOSET 一节。
RMII_REF_CLK 由 RMII1 和 RMII2 共用。为确保正常运行,所有引脚多路复用信号分配都必须使用相同的 IOSET。两个 RMII 端口共用一个 RMII_REF_CLK。该时钟可以是 IOSET1 的 PRG1_PRU0_GPO10 引脚的输入,也可以是 IOSET2 的 PRG1_PRU0_GPO10 引脚的输入。所有 RMII 信号都必须配置为与 IOSET1 或 IOSET2 关联的引脚。不允许在 IOSET 之间拆分时钟分配(将时钟连接到其中一个 IOSET,将接口信号连接到另一个 IOSET)。每个 IOSET 的时钟路径相对于与其相应 IOSET 关联的信号而言是时序闭合的。两个时钟路径之间的延迟差不是相对的。