ZHCAAL0B April   2019  – August 2021 AFE7769 , AFE7799

 

  1.   商标
  2. 1术语
  3. 2DPD 简介
  4. 3DPD 的基本构建块
    1. 3.1 基本 DPD 系统构建块
    2. 3.2 DPD 环路分析
  5. 4利用 AFE77xx 实现 DPD 系统
    1.     8
    2. 4.1 AFE77xx 发送器路径概述
    3. 4.2 AFE77xx 反馈观测接收器路径概述
  6. 5AFE77xx 中 DPD 系统的概要实现方式
    1. 5.1 时域双工系统概述
    2. 5.2 训练序列生成
    3. 5.3 AFE77xx 中的特殊 TDD 功能
  7. 6TX/FB 的延迟
    1. 6.1 TX 链中的延迟块
    2. 6.2 TXLO 和 FBNCO 频率偏移
  8. 7反馈抗混叠滤波
  9. 8TX 正交调制器校正 (QMC) 交互
  10. 9修订历史记录

6.2 TXLO 和 FBNCO 频率偏移

DPD 运行期间，必须保持 TXLO 和 FBNCO 之间的频率偏移，以防止相位积累误差和延迟误差。在以下情况下，对于 TX 调制器和 TXLO，FB ADC 数字混频器和 NCO 可具有同步频率偏移：

  1. FB ADC 有两个独立 NCO，可匹配两个不同的 TXLO 频率，适用于双频带或对两个频带进行采样。
  2. 如果 AFE77xx 的参考时钟（DC-PLL 和 RF-PLL 的参考时钟）是 61.44MHz 的倍数（即 Fref = N*61.44MHz），则 FB ADC NCO 的确切光栅频率为 1kHz。如果 TXLO 的 RF-PLL 分数模式为 1kHz 光栅，则 TX 和 FB 之间的频率偏移可为零。