ZHCAAL0B April   2019  – August 2021 AFE7769 , AFE7799

 

  1.   商标
  2. 1术语
  3. 2DPD 简介
  4. 3DPD 的基本构建块
    1. 3.1 基本 DPD 系统构建块
    2. 3.2 DPD 环路分析
  5. 4利用 AFE77xx 实现 DPD 系统
    1.     8
    2. 4.1 AFE77xx 发送器路径概述
    3. 4.2 AFE77xx 反馈观测接收器路径概述
  6. 5AFE77xx 中 DPD 系统的概要实现方式
    1. 5.1 时域双工系统概述
    2. 5.2 训练序列生成
    3. 5.3 AFE77xx 中的特殊 TDD 功能
  7. 6TX/FB 的延迟
    1. 6.1 TX 链中的延迟块
    2. 6.2 TXLO 和 FBNCO 频率偏移
  8. 7反馈抗混叠滤波
  9. 8TX 正交调制器校正 (QMC) 交互
  10. 9修订历史记录

6.1 TX 链中的延迟块

AFE77xx 的 TX 链可对输入信号的延迟进行编程。可编程延迟可拆分为粗延迟和精细延迟。粗延迟出现在内插链中，分辨率为 TIN/2，其中 Tin = 1/Fin，或为接口采样率。粗延迟可通过 3 位 SPI 寄存器在 0 到 4 Tin/2 之间进行编程。

精细延迟块位于内插滤波器的输出端，可通过专用的 5 位 SPI 寄存器配置为 DAC 时钟周期的整数倍，最高为 31 个时钟周期。I 和 Q 路径可同时应用延迟（复合），可针对每个 TX 链编程为不同的延迟。