ZHCAAI6C June   2018  – January 2023 AWR1243 , AWR1443 , AWR1642 , AWR1843 , AWR1843AOP , AWR2243 , AWR6843 , AWR6843AOP , IWR1843 , IWR6443 , IWR6843 , IWR6843AOP

 

  1.   商标
  2. 1引言
    1. 1.1 校准目的
    2. 1.2 监控机制的目的
  3. 2支持校准和监控的硬件基础设施
  4. 3校准清单
    1. 3.1  APLL 校准
    2. 3.2  合成器 VCO 校准
    3. 3.3  LO 分布校准
    4. 3.4  ADC DC 偏移校准
    5. 3.5  HPF 截止频率校准
    6. 3.6  LPF 截止频率校准
    7. 3.7  峰值检测器校准
    8. 3.8  TX 功率校准
    9. 3.9  RX 增益校准
    10. 3.10 IQ 失配校准
    11. 3.11 TX 移相器校准
  5. 4校准对增益和相位的影响
  6. 5干扰对校准的影响和校准引起的辐射
  7. 6安排运行时间校准和监控
    1. 6.1 选择 CALIB_MON_TIME_UNIT
    2. 6.2 选择 CALIBRATION_PERIODICITY
    3. 6.3 应用程序控制的一次校准
  8. 7软件校准可控性
    1. 7.1  校准和监控频率限制
    2. 7.2  校准和监控 TX 频率和功率限制
    3. 7.3  校准状态报告
      1. 7.3.1 射频初始化校准完成
      2. 7.3.2 运行时校准状态报告
      3. 7.3.3 校准/监控时序故障状态报告
    4. 7.4  对 CAL_MON_TIME_UNIT 进行编程
    5. 7.5  校准周期性
    6. 7.6  射频初始化校准
    7. 7.7  运行时间校准
    8. 7.8  覆盖 TX 功率校准 LUT
    9. 7.9  覆盖 RX 增益校准 LUT
    10. 7.10 检索和恢复校准数据
  9. 8参考文献
  10.   A 校准和监控时长
    1.     A.1 引导时校准时长
  11.   修订历史记录

3.1 APLL 校准

APLL（或清理 PLL）是一个闭环 PLL，其将 40Mhz 参考时钟作为输入并生成处理器、数字逻辑以及 ADC、DAC 和 FMCW 合成器所需的时钟。在 AWR2944/43 中，ADC、DAC 和 FMCW 合成器由 APLL 运行；器件中的数字处理器由 ADPLL 运行。进行 APLL 校准是为了保持系统时钟始终锁定在恒定频率，不论工艺和温度如何。它是在 RF 初始化阶段通过测量 VCO 的控制电压和调整 VCO 调谐来完成的。

这在运行时会周期性地递增重复，以考虑温度漂移。当最后一次校准结果的时间超过 1 秒时，将触发运行时 APLL 校准。由于系统时钟的重要性，用户不能禁用 APLL 校准，且校准周期也不是用户可控的。用户在对帧时序进行编程时应考虑此校准时间。