ZHCSOF3G April   2006  – July 2021 TLV320AIC3106

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 Revision History
  5. 5 说明（续）
  6. 6 Device Comparison Table
  7. 7 Pin Configuration and Functions
  8. 8 Specifications
    1. 8.1 Absolute Maximum Ratings
    2. 8.2 ESD Ratings
    3. 8.3 Recommended Operating Conditions
    4. 8.4 Thermal Information
    5. 8.5 Electrical Characteristics
    6. 8.6 Timing Requirements: Audio Data Serial Interface (1)
    7. 8.7 Timing Diagrams
    8. 8.8 Typical Characteristics
  9. 9 Parameter Measurement Information
  10. 10Detailed Description
    1. 10.1 Overview
    2. 10.2 Functional Block Diagram
    3. 10.3 Feature Description
      1. 10.3.1  Hardware Reset
      2. 10.3.2  Digital Audio Data Serial Interface
        1. 10.3.2.1 Right-Justified Mode
        2. 10.3.2.2 Left-Justified Mode
        3. 10.3.2.3 I2S Mode
        4. 10.3.2.4 DSP Mode
        5. 10.3.2.5 TDM Data Transfer
      3. 10.3.3  Audio Data Converters
        1. 10.3.3.1 Audio Clock Generation
        2. 10.3.3.2 Stereo Audio ADC
          1. 10.3.3.2.1 Stereo Audio ADC High-Pass Filter
          2. 10.3.3.2.2 Automatic Gain Control (AGC)
            1. 10.3.3.2.2.1 Target Level
            2. 10.3.3.2.2.2 Attack Time
            3. 10.3.3.2.2.3 Decay Time
            4. 10.3.3.2.2.4 Noise Gate Threshold
            5. 10.3.3.2.2.5 Maximum PGA Gain Applicable
        3. 10.3.3.3 Stereo Audio DAC
          1. 10.3.3.3.1 Digital Audio Processing for Playback
          2. 10.3.3.3.2 Digital Interpolation Filter
          3. 10.3.3.3.3 Delta-Sigma Audio DAC
          4. 10.3.3.3.4 Audio DAC Digital Volume Control
          5. 10.3.3.3.5 Increasing DAC Dynamic Range
          6. 10.3.3.3.6 Analog Output Common-Mode Adjustment
          7. 10.3.3.3.7 Audio DAC Power Control
      4. 10.3.4  Audio Analog Inputs
      5. 10.3.5  Analog Fully Differential Line Output Drivers
      6. 10.3.6  Analog High Power Output Drivers
      7. 10.3.7  Input Impedance and VCM Control
      8. 10.3.8  General-Purpose I/O
      9. 10.3.9  Digital Microphone Connectivity
      10. 10.3.10 Micbias Generation
      11. 10.3.11 Short Circuit Output Protection
      12. 10.3.12 Jack/Headset Detection
    4. 10.4 Device Functional Modes
      1. 10.4.1 Bypass Path Mode
        1. 10.4.1.1 Analog Input Bypass Path Functionality
        2. 10.4.1.2 ADC PGA Signal Bypass Path Functionality
        3. 10.4.1.3 Passive Analog Bypass During Powerdown
      2. 10.4.2 Digital Audio Processing for Record Path
    5. 10.5 Programming
      1. 10.5.1 Digital Control Serial Interface
        1. 10.5.1.1 SPI Control Mode
          1. 10.5.1.1.1 SPI Communication Protocol
          2. 10.5.1.1.2 Limitation on Register Writing
          3. 10.5.1.1.3 Continuous Read / Write Operation
        2. 10.5.1.2 I2C Control Interface
          1. 10.5.1.2.1 I2C BUS Debug in a Glitched System
    6. 10.6 Register Maps
      1. 10.6.1 Output Stage Volume Controls
  11. 11Application and Implementation
    1. 11.1 Application Information
    2. 11.2 Typical Application
      1. 11.2.1 Design Requirements
      2. 11.2.2 Detailed Design Procedure
      3. 11.2.3 Application Curves
  12. 12Power Supply Recommendations
  13. 13Layout
    1. 13.1 Layout Guidelines
    2. 13.2 Layout Examples
  14. 14Device and Documentation Support
    1. 14.1 接收文档更新通知
    2. 14.2 支持资源
    3. 14.3 Trademarks
    4. 14.4 Electrostatic Discharge Caution
    5. 14.5 术语表

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RGZ|48
  • ZXH|80
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 说明（续）

回放路径包括混频器/多路复用器功能（从立体声 DAC 和所选输入，经可编程音量控制至各种输出）。

TLV320AIC3106 包含四个高功率输出驱动器以及三个全差分输出驱动器。高功率输出驱动器可驱动各种负载配置，包括使用交流耦合电容器的最多四通道的单端 16Ω 耳机，或使用无电容器输出配置的立体声 16Ω 耳机。

立体声音频 DAC 支持从 8kHz 到 96kHz 的采样率，包括 DAC 路径中的可编程数字滤波，以支持 3D、低音、高音、中音效果、扬声器均衡和去加重功能，实现 32kHz、44.1kHz 和 48kHz 采样率。立体声音频 ADC 支持 8kHz 至 96kHz 采样率，之前要有可编程增益放大器或 AGC，提供高达 59.5dB 的模拟增益，用于低电平麦克风输入。TLV320AIC3106 提供极高的启动 (8ms–1,408ms) 和衰减 (0.05s–22.4s) 编程范围。扩展的 AGC 范围可针对许多类型的应用对 AGC 进行微调。

对于不需要处理模拟或数字信号的节电应用，可将器件置于特殊的模拟信号直通模式。此模式可显著降低功耗，因为在此直通操作期间，器件的大部分会断电。

串行控制总线支持 SPI 或 I2C 协议，而串行音频数据总线可针对 I2S、左右平衡、DSP 或 TDM 模式进行编程。包括一个用于生成灵活时钟的高度可编程的 PLL，并且为来自各种可用 MCLK（工作频率从 512kHz 到 50MHz 不等，其中尤为重视最常用的 12MHz、13MHz、16MHz、19.2MHz 和 19.68MHz 系统时钟频率）的所有标准音频速率提供支持。

TLV320AIC3106 的模拟工作电压为 2.7V–3.6V，数字内核电压为 1.65V–1.95V，数字 I/O 电压为 1.1V–3.6V。该器件提供 5mm × 5mm，80 焊球 MicroStar Junior™ BGA 封装，以及 7mm × 7mm、48 引线 QFN 封装。