TIDA-010128
Skalierbares 20,8-GSPS-Referenzdesign für Digitalisierer mit 12 Bit
TIDA-010128
Überblick
Dieses Referenzdesign beschreibt ein 20,8-GSPS-Abtastsystem unter Verwendung von Analog-Digital-Wandlern (ADCs) mit HF-Abtastung in einer zeitverschachtelten Konfiguration. Die Zeitverschachtelung ist eine bewährte und traditionelle Methode zur Erhöhung der Abtastrate. Allerdings ist die Anpassung von Offset, Verstärkung und Abtastzeit einzelner ADCs entscheidend, um die Leistung zu erreichen. Die Komplexität der Verschachtelung nimmt mit dem höheren Abtasttakt zu. Die Phasenanpassung zwischen den ADCs ist eine der kritischen Spezifikationen zur Erzielung besserer SFDR und ENOB. Dieses Referenzdesign verwendet die rauschfreie Öffnungsverzögerung des ADC12DJ5200RF mit präzisen 19-fs-Phasensteuerungsschritten, die die Umsetzung einer Verschachtelung mit 20,8 GSPS vereinfacht. Das Referenzdesign verwendet einen auf der Platine integrierten rauscharmen JESD204B-Taktgenerator auf der Basis von LMK04828 und LMX2594, der die 12-Bit-Systemleistungsanforderungen erfüllt.
Merkmale
- Mit 20,8 GSPS zeitverschachtelte 12-Bit-RF-Abtast-ADCs
- Analoges 6-GHz-Frontend
- Präzise Taktphasenanpassung (19 fs Auflösung)
- Phasensynchronisierung mehrerer ADCs
- Referenzdesign für ergänzende Stromversorgung mit einem Wirkungsgrad von > 85 % bei 12-V-Eingang
- JESD204B unterstützt 8, 16 oder 32 JESD-Spuren und Datenraten von bis zu 12,8 Gbit/s pro Spur
Designdateien und Produkte
Designdateien
Laden Sie sich sofort einsetzbare Systemdateien herunter, um Ihren Designprozess zu beschleunigen.
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Überblick über Referenzdesigns und verifizierte Leistungstestdaten
Detaillierter Überblick über das Design-Layout zur Bestimmung der Position der Komponenten
Vollständige Liste mit Designkomponenten, Referenz-Bezeichnern und Hersteller-/Teilenummern
Dateien für 3D-Modelle oder 2D-Zeichnungen von IC-Komponenten
Designdatei mit Informationen zur physikalischen Platinenschicht der Design-Platine
Leiterplattenschicht-Plotdatei zur Erstellung des Design-Layouts der Leiterplatte
Detailliertes Schaltplandiagramm für Design-Layout und Komponenten
Produkte
Enthält TI-Produkte in der Entwicklung und mögliche Alternativen.
DS90LV028AQ-Q1 — LVDS-Doppel-Differenzleitungsempfänger für Automobilanwendungen
SN74LVC1G08 — UND-Gatter, 1 Kanal, 2 Eingänge 1,65 V bis 5,5 V, 32-mA-Treiberstärke
CSD15571Q2 — 20-V-, N-Kanal-NexFET™-Leistungs-MOSFET, Einzel-SON 2 mm x 2 mm, 19,2 mOhm
SN74LVC2G53 — 5V, 2:1 (SPDT), 1-channel, analog switch
SN74AVC4T774 — Bus-Transceiver, 4 Bit, doppelte Stromversorgung mit konfigurierbarer Spannungspegelumsetzung und Au
DS90LT012AQ-Q1 — LVDS-Differenzialleitungsempfänger für die Automobilindustrie
SN74LVC1G125 — Einzelner 1,65-V- bis 5,5-V-Puffer mit Tri-State-Ausgängen
ADC12DJ5200RF — 12-Bit-RF-Sampling-ADC mit 5.2-Zweikanal-GSPS oder 10.4-Zweikanal-GSPS
Entwicklung starten
Technische Dokumentation
| Top-Dokumentation | Typ | Titel | Format-Optionen | Neueste englische Version herunterladen | Datum |
|---|---|---|---|---|---|
| * | Designleitfaden | Scalable 20.8 GSPS Reference Design for 12-bit Digitizers | 22.05.2019 | ||
| * | Designleitfaden | 12.8-GSPS analog front end reference design for high-speed oscilloscope and wide | 05.03.2019 | ||
| Technischer Artikel | Step-by-step considerations for designing wide-bandwidth multichannel systems | PDF | HTML | 04.06.2019 | ||
| Whitepaper | Interleaving ADCs for Higher Sample Rates | 01.02.2005 | |||
| Anwendungshinweis | Defining Skew, Propagation-Delay, Phase Offset (Phase Error) | 28.11.2001 |
Verwandte Designressourcen
Referenzdesigns
Referenzdesign
Support und Schulungen
TI E2E™-Foren mit technischem Support von TI-Ingenieuren
Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.
Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support.