Home Taktgeber & Timing Takt-Jitter-Cleaner
Home
Taktgeber & Timing
Takt-Jitter-Cleaner

LMK04828

AKTIV

Ultra rauscharmer, JESD204B-konformer Takt-Jitter-Cleaner mit integriertem 2.370 bis 2.630-MHz-VCO0.

Jetzt bestellen
Datenblatt

LMK04828

AKTIV
Datenblatt Jetzt bestellen

Produktdetails

Number of input channels 3 Number of outputs 15 RMS jitter (fs) 88 Features JESD204B Output frequency (min) (MHz) 0.289 Output frequency (max) (MHz) 3080 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
Number of input channels 3 Number of outputs 15 RMS jitter (fs) 88 Features JESD204B Output frequency (min) (MHz) 0.289 Output frequency (max) (MHz) 3080 Output type LVCMOS, LVDS, LVPECL Input type LVCMOS, LVDS, LVPECL Operating temperature range (°C) -40 to 85
WQFN (NKD) 64 81 mm² (9 mm × 9 mm)
  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)
  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.
filter Andere Takt-Jitter-Cleaner suchen
Herunterladen Video mit Transkript ansehen Video

Ähnliche Produkte, die für Sie interessant sein könnten

open-in-new Alternativen vergleichen
Selbe Funktionalität wie der verglichene Baustein bei gleicher Anschlussbelegung.
LMK04826 AKTIV Ultra rauscharmer, JESD204B-konformer Takt-Jitter-Cleaner mit integriertem 1.840 bis 1.970-MHz-VCO0 Jitter cleaner with lower VCO frequencies
LMK04228 AKTIV Extrem rauscharmer Takt-Jitter-Cleaner mit Dual-Loop-PLLs Jitter cleaner with dual loop PLLs
LMK04821 AKTIV Ultra-Low-Jitter-Synthesizer und Jitter-Cleaner mit JESD204B-Unterstützung Jitter synthesizer with lower VCO frequencies
LMK04832 AKTIV Extrem rauscharmer JESD204B Takt-Jitter-Cleaner mit 3,2 GHz, mit 15 Ausgängen, mit Dual-Loop Jitter cleaner with dual loop
Ähnliche Funktionalität wie der verglichene Baustein.
LMX1204 AKTIV 12,8-GHz-RF-Puffer, -Multiplikator und -Teiler mit SYSREF-Unterstützung gemäß JESD204B/C und Phasens Up to 12.8-GHz clock buffer, multiplier and divider and five-channel JESD support

Technische Dokumentation

Keine Ergebnisse gefunden. Bitte geben Sie einen anderen Begriff ein und versuchen Sie es erneut.
Alle anzeigen 14
Top-Dokumentation Typ Titel Format-Optionen Neueste englische Version herunterladen Datum
* Datenblatt LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs datasheet (Rev. AS) PDF | HTML 27.09.2017
Anwendungshinweis Powering Sensitive Noise ADC Designs with the TPS62913 Low-Noise Buck Converter PDF | HTML 30.09.2020
Anwendungshinweis Multi-Clock Synchronization 30.12.2019
Technischer Artikel Step-by-step considerations for designing wide-bandwidth multichannel systems PDF | HTML 04.06.2019
Benutzerhandbuch LMK04826/28 User’s Guide (Rev. B) 13.03.2018
Technischer Artikel Preparing for 5G applications: sync your multichannel JESD204B data acquisition sy PDF | HTML 28.08.2017
Technischer Artikel High-speed data converter clocking for JESD204B PDF | HTML 07.07.2017
Technischer Artikel How to complete your RF sampling solution PDF | HTML 18.05.2016
Technischer Artikel Timing is Everything: Design JESD204B clocking using system reference modes PDF | HTML 16.06.2015
Analog Design Journal Analog Applications Journal 2Q 2015 28.04.2015
Analog Design Journal JESD204B multi-device synchronization: Breaking down the requirements 28.04.2015
Analog Design Journal When is the JESD204B interface the right choice? 22.01.2014
Benutzerhandbuch HSDC-SEK-10 17.01.2013
Anwendungshinweis LMK04828 as a Clock Source for the ADS42JB69 14.11.2012

Design und Entwicklung

Weitere Bedingungen oder erforderliche Ressourcen enthält gegebenenfalls die Detailseite, die Sie durch Klicken auf einen der unten stehenden Titel erreichen.

Evaluierungsplatine

LMK04828BEVM — LMK04828-Evaluierungsmodul

Die Evaluierungsmodule (EVMs) LMK04828BEVM und LMK04826BEVM unterstützen die Bausteinfamilie LMK0482x. Die LMK0482x-Bausteine sind die branchenweit leistungsstärksten Bausteine zur Taktkonditionierung mit JEDEC JESD204B-Unterstützung. Die Doppelschleifen-Architektur der integrierten (...)

Unterstützte Produkte und Hardware
Vorrätig
Limit:
??asset.out-of-stock-ti_de_DE??
Nicht verfügbar
Evaluierungsplatine

TSG06D00EVM — Zweikanal-HF-Signalgenerator, 6 GHz – Evaluierungsmodul

Das TSG06D00EVM ist ein zweikanaliges 6-GHz-HF-Signalgenerator-Evaluierungsmodul von Texas Instruments, das für Ingenieure entwickelt wurde, die eine kompakte, USB-gesteuerte HF-Quelle für den Labortischeinsatz, die Systemevaluierung und automatisierte Testanwendungen benötigen. Der Baustein bietet (...)

Benutzerhandbuch: PDF | HTML
Unterstützte Produkte und Hardware
Support-Software

CLOCKDESIGNTOOL — Clock Design Tool Software

Die Clock Design Tool-Software unterstützt Sie bei der Teileauswahl, dem Schleifenfilterdesign und der Simulation von Timing-Bausteinlösungen. Wenn Sie die gewünschten Ausgangsfrequenzen und eine Referenzfrequenz eingeben (optional), schlägt das Tool TI-Bausteine, die die angegebenen Anforderungen (...)

Unterstützte Produkte und Hardware
Support-Software

TICSPRO-SW — TICS Pro GUI and Live Programming Tool for Clocking Devices

Texas Instruments Taktgeber und Synthesizer (TICS) Pro Software wird verwendet, um die Evaluierungsmodule (EVMs) für Produktnummern mit folgenden Präfixen zu programmieren: CDC, LMK und LMX. Zu diesen Produkten gehören phasengeregelte Schleifen und spannungsgesteuerte Oszillatoren (PLL+VCO), (...)

Unterstützte Produkte und Hardware
Simulationsmodell

LMK04828 IBIS Model (Rev. F)

SNAM148F.ZIP (175 KB) - IBIS-Modell
Unterstützte Produkte und Hardware
Designtool

CLOCK-TREE-ARCHITECT — Programmiersoftware Clock Tree Architect

Der Taktbaum-Architekt ist ein Taktbaum-Synthesetool, das Ihren Designprozess optimiert, indem es Taktbaumlösungen auf der Grundlage Ihrer Systemanforderungen erzeugt. Das Tool zieht Daten aus einer umfangreichen Datenbank von Taktgeberprodukten, um eine Multi-Chip-Taktlösung auf Systemebene zu (...)

Unterstützte Produkte und Hardware
Designtool

PLLATINUMSIM-SW — PLL-Schleifenfilter, Phasenrauschen, Sperrzeit und Spur-Simulationstool

PLLATINUMSIM-SW ist ein Simulationstool, mit dem Benutzer detaillierte Designs und Simulationen unserer integrierten PLLatinum™-Schaltkreisen erstellen können, einschließlich der LMX-Serie von phasenverriegelten Schleifen (PLLs) und Synthesizern.

Unterstützte Produkte und Hardware

Viele TI-Referenzdesigns beinhalten LMK04828

Mit unserem Referenzdesign-Auswahltool können Sie die für Ihre Anwendung und Ihre Parameter am besten geeigneten Designs durchsehen und ermitteln.
Gehäuse Pins CAD-Symbole, Footprints und 3D-Modelle
WQFN (NKD) 64 Ultra Librarian
Es gelten die allgemeinen Geschäftsbedingungen von TI für Evaluierungsartikel.

Bestellen & Qualität

Empfohlene Produkte können Parameter, Evaluierungsmodule oder Referenzdesigns zu diesem TI-Produkt beinhalten.

Support und Schulungen

TI E2E™-Foren mit technischem Support von TI-Ingenieuren

Alle Forenthemen auf Englisch anzeigen

Inhalte werden ohne Gewähr von TI und der Community bereitgestellt. Sie stellen keine Spezifikationen von TI dar. Siehe Nutzungsbedingungen.

Bei Fragen zu den Themen Qualität, Gehäuse oder Bestellung von TI-Produkten siehe TI-Support. ​​​​​​​​​​​​​​

Videoreihe

Alle Videos anzeigen

Videos