TIDEP0018

用于 Sitara 处理器的并行摄像机接口

TIDEP0018

设计文件

概述

此摄像头接口设计将一个 10 位并行接口连接到 AM335x 通用存储器控制器 (GPMC) 16 位多路复用地址/数据总线。此设计的功耗比普通 USB 解决方案低大约 150mW,因此十分适合便携式数据终端以及加固型便携式消费类和工业类手持设备等应用。此参考设计基于连接到摄像头扩展板的 QuickLogic 3.1 MP 摄像头传感器(采用 Aptina 3.1 MP 传感器)。然后,二者一起连接到 BeagleBone 平台。BeagleBone 和 QuickLogic 3.1 MP 摄像头附加电路板现已上市。

有关 QuickLogic 的详细信息,请访问 http://www.quicklogic.com
有关 BeagleBone 的更多信息,请访问 https://www.ti.com.cn/tool/cn/beaglebn

要进一步了解适用于 BeagleBone 的 QuickLogic 3.1 MP 摄像头附加电路板,包括设计文件和软件,请访问 http://www.quicklogic.com/solutions/reference-designs/ti-sitara-beaglebone-camera-cape/

特性
  • 最高支持 5MP 摄像头(10fps、DMA)
  • VGA (640 x 480) 分辨率下最高 30 帧/秒 (fps)
  • 降低系统功耗达 150mW
  • OEM 无需进行软件操作
  • 6x6mm、非 HDI 规则封装
  • 这是一个示例子系统设计,包括原理图、BOM、Gerber 和其他设计文件。
??image.gallery.download_zh_CN?? 观看带字幕的视频 视频

我们开发的全面组装电路板仅用于测试和性能验证,不可用于销售。

设计文件和产品

设计文件

下载现成的系统文件,加快您的设计过程。

TIDU464.PDF (82 K)

参考设计概述和经过验证的性能测试数据

TIDR971.ZIP (150 K)

设计布局和元件的详细原理图

TIDR972.ZIP (22 K)

设计元件、引用标识符和制造商/器件型号的完整列表

TIDR974.ZIP (141 K)

IC 元件的 3D 模型和 2D 图纸使用的文件

TIDC544.ZIP (1460 K)

包含设计 PCB 物理板层信息的设计文件

TIDR973.ZIP (1460 K)

用于生成 PCB 设计布局的 PCB 层图文件

产品

在设计中包括 TI 产品和可能的替代产品。

同相缓冲器和驱动器

SN74LVC1G07具有漏极开路输出的单通道 1.65V 至 5.5V 缓冲器

数据表: PDF | HTML
基于 Arm 的处理器

AM3358Sitara 处理器: Arm Cortex-A8、3D 图形、PRU-ICSS、CAN

数据表: PDF | HTML
方向控制型电压转换器

SN74AVC1T45具有可配置电压转换和三态输出的单位双电源总线收发器

数据表: PDF | HTML
线性和低压降 (LDO) 稳压器

TPS737具有反向电流保护和使能功能的 1A 超低压降稳压器

数据表: PDF | HTML
自动方向电压转换器

TXS0102适用于漏极开路和推挽应用的 2 位双向电压电平转换器

数据表: PDF | HTML

技术文档

未找到结果。请清除搜索,并重试。
查看所有 1
类型 标题 下载最新的英文版本 日期
设计指南 Parallel Camera Interface for Sitara Processors Design Guide 2014年 7月 29日

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

查看所有论坛主题
查看英文版所有论坛主题

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频