首頁 微控制器 (MCU) 與處理器 微處理器和 DSP 多媒體與工業網路 SoC
首頁
微控制器 (MCU) 與處理器
微處理器和 DSP
多媒體與工業網路 SoC

TMS320C6474

現行

多核數位訊號處理器

立即訂購
產品規格表
勘誤表

TMS320C6474

現行
產品規格表 立即訂購

產品詳細資料

CPU 32-/64-bit Operating system DSP/BIOS Rating Catalog Operating temperature range (°C) -40 to 95
CPU 32-/64-bit Operating system DSP/BIOS Rating Catalog Operating temperature range (°C) -40 to 95
FCBGA (CUN) 561 529 mm² 23 x 23
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.
filter 尋找其它 多媒體與工業網路 SoC
下載 觀看有字幕稿的影片 影片
TI 不提供設計支援

此產品沒有 TI 針對新專案提供的持續設計支援，例如新內容或軟體更新。若有提供，您可在產品資料夾中找到相關資訊、軟體與工具。您也可以在 TI E2ETM 支援論壇中搜尋封存的資訊。

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 48
類型 標題 日期
* Data sheet TMS320C6474 Multicore Digital Signal Processor Data Manual datasheet (Rev. H) 2011年 4月 11日
* Errata TMS320C6474 DSP Silicon Errata (Silicon Revisions 2.1, 1.3, 1.2) (Rev. C) 2011年 3月 11日
Application note How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) PDF | HTML 2021年 5月 19日
User guide SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020年 6月 1日
Application note Error Detection and Correction Mechanism of TMS320C64x+/C674x (Rev. A) 2013年 7月 19日
More literature Picture it: DSPs in medical imaging (Rev. C) 2013年 7月 12日
Application note Multicore Programming Guide (Rev. B) 2012年 8月 29日
User guide TMS320C6474 DSP EMAC/MDIO Module Reference Guide (Rev. B) 2012年 3月 2日
Application note Introduction to TMS320C6000 DSP Optimization 2011年 10月 6日
User guide TMS320C6474 DSP Enhanced DMA (EDMA3) Controller User's Guide (Rev. B) 2011年 7月 1日
User guide Bootloader User's Guide for the TMS320C645x/C647x DSP (Rev. G) 2011年 6月 3日
User guide TMS320C6474 DSP DDR2 Memory Controller User's Guide (Rev. D) 2011年 6月 2日
Application note Tuning VCP2 and TCP2 Bit Error Rate Performance 2011年 2月 11日
User guide TMS320C6474 Serial RapidIO (SRIO) User's Guide (Rev. D) 2011年 2月 3日
Application note TMS320C6474 Hardware Design Guide (Rev. B) 2010年 8月 3日
User guide TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010年 8月 3日
User guide TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
User guide TMS320C6474 DSP Multichannel Buffered Serial Port (McBSP) User's Guide (Rev. A) 2010年 5月 18日
User guide TMS320C6474 DSP Viterbi-Decoder Coprocessor 2 Reference Guide (Rev. B) 2009年 12月 8日
User guide TMS320C6474 DSP Inter-Integrated Circuit (I2C) Module User's Guide (Rev. A) 2009年 10月 28日
Application note Connecting Antenna Interface (AIF) With TDM Bridge Chip (IDT 80HFC001) 2009年 8月 28日
Application note Direct I/O Library 2009年 8月 28日
Application note Using the TMS320C6474 Antenna Interface (AIF) for Inter-DSP Communication 2009年 8月 28日
Application note TMS320C6474 DDR2 Implementation Guidelines (Rev. A) 2009年 8月 4日
Application note How to Approach Inter-Core Communication on TMS320C6474 2009年 1月 27日
Application note Inter-Core Communication on TMS320C6474 2009年 1月 12日
Application note TPS40197 Reference Design 2008年 12月 17日
White paper See the difference:DSPs in medical imaging 2008年 10月 31日
Application note Migrating from TMS320C6455 to TMS320C6474 2008年 10月 14日
Application note TMS320C6474 Power Consumption Summary 2008年 10月 14日
User guide TMS320C6474 Antenna Interface User's Guide 2008年 10月 14日
Application note TMS320C6474 Common Bus Architecture (CBA) Throughput 2008年 10月 14日
User guide TMS320C6474 DSP 64-Bit Timer User's Guide 2008年 10月 14日
User guide TMS320C6474 DSP Chip Interrupt Controller (CIC) User's Guide 2008年 10月 14日
User guide TMS320C6474 DSP General-Purpose Input/Output (GPIO) User's Guide 2008年 10月 14日
User guide TMS320C6474 DSP Power/Sleep Controller (PSC) User’s Guide 2008年 10月 14日
User guide TMS320C6474 DSP Software-Programmable Phase-Locked Loop (PLL) Controller UG 2008年 10月 14日
User guide TMS320C6474 DSP Turbo-Decoder Coprocessor 2 (TCP2) Reference Guide 2008年 10月 14日
User guide TMS320C6474 Frame Synchronization User's Guide 2008年 10月 14日
Application note TMS320C6474 Module Throughput Application Report 2008年 10月 14日
Application note TMS320C6474 Multicore Digital Signal Processor Technical Brief 2008年 10月 14日
Application note TMS320C6474 SERDES Implementation Guidelines 2008年 10月 14日
User guide TMS320C6474 Semaphore User's Guide 2008年 10月 14日
Application note C6474 (x4) Power Using Modules 2008年 10月 1日
Application note C6474 (x2) Power Using Modules 2008年 9月 30日
Application note Migrating from EDMA v2.0 to EDMA v3.0 TMS320C64X DSP (Rev. A) 2008年 8月 21日
Application note Migrating from TMS320C64x to TMS320C64x+ (Rev. A) 2005年 10月 20日
User guide High-Speed DSP Systems Design Reference Guide 2005年 5月 20日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

偵錯探測器

TMDSEMU200-U — XDS200 USB 偵錯探測器

XDS200 是為 TI 嵌入式裝置偵錯的偵錯探測器（模擬器）。  與低成本 XDS110 和高性能 XDS560v2 相比，XDS200 在低成本與高性能之間取得了平衡。  其支援單一 Pod 中廣泛的標準（IEEE1149.1、IEEE1149.7、SWD）。所有 XDS 偵錯探針在所有配備嵌入式追蹤緩衝器 (ETB) 的 Arm® 與 DSP 處理器中均支援核心與系統追蹤。  對於針腳上的核心追蹤，則需要 XDS560v2 PRO TRACE。

XDS200 透過 TI 20 接腳連接器（配備適用 TI 14 接腳、Arm Cortex® 10 接腳和 Arm 20 (...)

TI.com 無法提供
偵錯探測器

TMDSEMU560V2STM-U — XDS560v2 System Trace USB 偵錯探測器

XDS560v2 是 XDS560™ 偵錯探測器系列的最高性能表現，支援傳統 JTAG 標準 (IEEE1149.1) 和 cJTAG (IEEE1149.7)。請注意，序列線偵錯 (SWD) 不受支援。

所有 XDS 偵錯探測器均支援所有具有嵌入式追踪緩衝區 (ETB) 的 ARM 和 DSP 處理器中的核心和系統追蹤功能。對於針腳追蹤則需要 XDS560v2 PRO TRACE。

XDS560v2 透過 MIPI HSPT 60 針腳接頭 (具有用於 TI 14 針腳、TI 20 針腳和 ARM 20 針腳的多轉接器) 連接到目標電路板，並透過 USB2.0 高速 (480Mbps) (...)

TI.com 無法提供
偵錯探測器

TMDSEMU560V2STM-UE — XDS560v2 System Trace USB 與乙太網路偵錯探測器

The XDS560v2 is the highest performance of the XDS560™ family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7). Note that it does not support serial wire debug (SWD).

All XDS debug probes support Core and System Trace in all ARM and DSP processors (...)

TI.com 無法提供
偵錯探測器

LB-3P-TRACE32-DSP — 適用於數位訊號處理器 (DSP) 的 Lauterbach TRACE32 偵錯和追蹤系統

Lauterbach‘s TRACE32® tools are a suite of leading-edge hardware and software components that enables developers to analyze, optimize and certify all kinds of single- or multi-core Digital Signal processors (DSPs) which are a popular choice for audio and video processing as well as radar data (...)

從：Lauterbach GmbH
View Options
軟體開發套件 (SDK)

LINUXMCSDK — Linux MCSDK for C66x, C647x and C645x

NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

支援產品和硬體

支援產品和硬體

產品
音訊與雷達 DSP SoC
TMS320C6455 — C64x+ 定點 DSP 最高 1.2GHz、64 位元 EMIFA、32 與 16 位元 DDR2、1Gbps 乙太網路 TMS320C6457 — 通訊基礎設施數位訊號處理器 TMS320C6678 — 高效能八核心 C66x 定點和浮點 DSP - 最高 1.25GHz
多媒體與工業網路 SoC
TMS320C6472 — 定點數位訊號處理器 TMS320C6474 — 多核數位訊號處理器 TMS320C6670 — 適用通訊和電信的 4 核心定點和浮點 DSP
硬體開發
開發板
TMDSDSK6455 — TMS320C6455 DSP 入門套件 (DSK)
下載選項
軟體開發套件 (SDK)

MEDIMGSTK-C66X — TI Embedded Processor Software Tool Kit for Medical Imaging (STK-MED) - for C66x and C64x+ based processors

The TI Embedded Processor Software Toolkit for Medical Imaging (STK-MED) is a collection of several standard ultrasound and optical coherence tomography (OCT) algorithms for TI’s C66x™ and C64x+™ architecture. The algorithms showcase how medical imaging functions can leverage the C66x and (...)
支援產品和硬體

支援產品和硬體

產品
音訊與雷達 DSP SoC
DM505 — 適用視覺分析 15mm 封裝的 SoC SM320C6678-HIREL — 高可靠性產品高效能 8 核心 C6678 定點和浮點 DSP TMS320C6454 — C64x+ 定點 DSP - 高達 1GHz、64 位元 EMIFA、32/16 位元 DDR2、1 Gbps 乙太網路 TMS320C6455 — C64x+ 定點 DSP 最高 1.2GHz、64 位元 EMIFA、32 與 16 位元 DDR2、1Gbps 乙太網路 TMS320C6457 — 通訊基礎設施數位訊號處理器
多媒體與工業網路 SoC
TMS320C6472 — 定點數位訊號處理器 TMS320C6474 — 多核數位訊號處理器
下載選項
驅動程式或資料庫

NDKTCPIP — TI-RTOS 網路

TI-RTOS Networking (formerly known as the NDK or Network Developers Kit) combines dual mode IPv4/IPv6 stack with some network applications. TI-RTOS Networking support is available for both Ethernet-enabled MCUs as a part of TI-RTOS and also for high-performance TMS320C6000™ DSP-based devices.
使用指南: PDF
下載選項
驅動程式或資料庫

SPRC122 — C62x/C64x Fast Run-Time Support Library

The C62x/64x FastRTS Library is an optimized, floating-point function library for C programmers using either TMS320C62x or TMS320C64x devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By replacing the current (...)

支援產品和硬體

支援產品和硬體

產品
音訊與雷達 DSP SoC
SM320C6201-EP — 強化型產品 C6201 定點 DSP SM320C6455-EP — 強化型產品 C6455 定點 DSP SMJ320C6201B — 軍用定點數位訊號處理器 SMJ320C6203 — 軍用級 C62x 定點 DSP - 陶瓷封裝 TMS320C6202B — C62x 定點 DSP - 高達 300MHz、384KB TMS320C6203B — C62x 定點 DSP - 高達 300MHz、896KB TMS320C6204 — 定點數位訊號處理器 TMS320C6205 — 定點數位訊號處理器 TMS320C6211B — C62x 定點 DSP - 高達 167MHz TMS320C6412 — C64x 定點 DSP - 高達 720MHz、McBSP、McASP、I2cC、乙太網路 TMS320C6414 — C64x 定點 DSP - 高達 720MHz、McBSP TMS320C6414T — C64x 定點 DSP - 高達 1GHz、McBSP TMS320C6415 — C64x 定點 DSP - 高達 720MHz、McBSP、PCI TMS320C6415T — C64x 定點 DSP - 高達 850MHz、McBSP、PCI TMS320C6416 — C64x 定點 DSP - 高達 720MHz、McBSP、PCI、VCP/TCP TMS320C6416T — C64x 定點 DSP - 高達 850MHz、McBSP、PCI、VCP/TCP TMS320C6421 — C64x+ 定點 DSP - 最高 600MHz、8 位元 EMIFA、16 位元 DDR2、SDRAM TMS320C6421Q — C64x+ 定點 DSP - 最高 600MHz、8 位元 EMIFA、16 位元 DDR2 TMS320C6424 — C64x+ 定點 DSP - 最高 600MHz、16/8 位元 EMIFA、32/16 位元 DDR2、SDRAM TMS320C6424Q — C64x+ 定點 DSP - 最高 600MHz、16/8 位元 EMIFA、32/16 位元 DDR2 TMS320C6452 — C64x+ 定點 DSP - 高達 900MHz、1Gbps 乙太網路 TMS320C6454 — C64x+ 定點 DSP - 高達 1GHz、64 位元 EMIFA、32/16 位元 DDR2、1 Gbps 乙太網路 TMS320C6455 — C64x+ 定點 DSP 最高 1.2GHz、64 位元 EMIFA、32 與 16 位元 DDR2、1Gbps 乙太網路 TMS320C6457 — 通訊基礎設施數位訊號處理器
多媒體與工業網路 SoC
TMS320C6474 — 多核數位訊號處理器 TMS320DM640 — 視訊/成像定點數位訊號處理器 TMS320DM641 — 視訊/成像定點數位訊號處理器 TMS320DM642 — 視訊/成像定點數位訊號處理器 TMS320DM6431 — 數位媒體處理器 TMS320DM6433 — 數位媒體處理器 TMS320DM6435 — 數位媒體處理器 TMS320DM6437 — 數位媒體處理器 TMS320DM6441 — DaVinci 數位媒體晶片系統 TMS320DM6443 — DaVinci 數位媒體晶片系統 TMS320DM6446 — DaVinci 數位媒體晶片系統
汽車駕駛輔助 SoC
TMS320DM642Q — 視訊/成像定點數位訊號處理器 TMS320DM6431Q — 數位媒體處理器，高達 2400 MIPS、300 MHz 時脈速率 TMS320DM6435Q — 數位媒體處理器，最高達 4800MIPS、600MHz 時脈速率、1 McASP、1McBSP TMS320DM6437Q — 數位媒體處理器，最高達 4800 MIPS、600MHz 時脈速率、1 個 McASP、2 個 McBSP
下載
驅動程式或資料庫

SPRC264 — TMS320C5000/6000 映像庫 (IMGLIB)

C5000 6000 影像處理庫 (IMGLIB) 是適合 C 程式設計工具的最佳化影像/影片處理函式庫。此函式庫包括 C 可呼叫通用影像/影片處理常式，這些常式通常用於運算密集型即時應用。相較於同等標準 ANSI C 語言程式碼，使用這些常式可以實現更高性能。IMGLIB 透過立即可用的 DSP 功能與原始程式碼，能夠大幅縮短應用程式開發時間。


查看基準測試：DSP 核心基準測試

使用指南: PDF
View Options
驅動程式或資料庫

SPRC265 — TMS320C6000 DSP 函式庫 (DSPLIB)

TMS320C6000 數位訊號處理器函式庫 (DSPLIB) 是適合 C 編程人員的平台最佳化 DSP 函式庫。此函式庫包括可呼叫 C 語言的通用訊號處理常式，通常用於運算密集的即時應用。相較於同等標準 ANSI C 語言程式碼，使用這些常式可以實現更高性能。DSPLIB 透過立即可用的 DSP 功能與原始程式碼，能夠大幅縮短應用程式開發時間。


查看基準測試：DSP 核心基準測試

使用指南: PDF
View Options
驅動程式或資料庫

SPRC542 — C64x+ IQMath 庫 - 虛擬浮點引擎

德州儀器 TMS320C64x+ IQmath 函式庫是高度最佳化的高精度數學函式庫集合，使 C/C++ 編程人員可以在 TMS320C64x+ 裝置上將浮點算法無縫植入定點程式碼中。這些常式通常用於計算密集型即時應用，在這些應用中，最佳執行速度與高精度至關重要。使用這些常式，您可以達到比標準 ANSI C 語言編寫的同等程式碼更快的執行速度。另外，透過提供即用型高精度函式，TI IQmath 函式庫可以大幅縮短 DSP 應用程式的開發時間。IQmath 函式庫版本也包括使用 IQmath 核心實作複數 FFT 和 FIR 核心的範例。

原始程式碼 - 透過內嵌 IQMath (...)

使用指南: PDF
View Options
驅動程式或資料庫

SPRC975 — TMS320C6474 Chip Support Library

This v3 release of CSL for TMS320C6474 contains peripheral programming (functional and register level) APIs for C6474 modules. The list of modules supported in this release is listed in the Release Notes, included in the download installer. This set of APIs provides peripheral abstraction that can (...)
支援產品和硬體

支援產品和硬體

產品
多媒體與工業網路 SoC
TMS320C6474 — 多核數位訊號處理器
下載
驅動程式或資料庫

TELECOMLIB — 電信和媒體庫 - 用於 TMS320C64x+ 和 TMS320C55x 處理器的 FAXLIB、VoLIB 和 AEC/AER

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
View Options
IDE、配置、編譯器或偵錯程式

CCSTUDIO — Code Composer Studio™ integrated development environment (IDE)

Code Composer Studio is an integrated development environment (IDE) for TI's microcontrollers and processors. It is comprised of a rich suite of tools used to build, debug, analyze and optimize embedded applications. Code Composer Studio is available across Windows®, Linux® and macOS® platforms.

(...)

支援產品和硬體

支援產品和硬體

此設計資源支援此類別中多數產品。

檢查產品詳細資料頁面以確認支援。
啟動 下載選項
軟體轉碼器

ADT-3P-DSPVOIPCODECS — 適應性數位技術 DSP VOIP、語音和音訊轉碼器

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)
從：Adaptive Digital Technologies, Inc.
造訪合作夥伴網站
軟體轉碼器

C64XPLUSCODECS — 轉碼器 - 音訊、視訊、語音 - 基於 C64x+ 的裝置 (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)

TI 轉碼器免費提供，附帶生產授權，且可供立即下載。全部經過生產測試，可輕鬆整合到視訊和語音應用之中。按一下 GET SOFTWARE (取得軟體) 按鈕 (上方) 以存取經過測試的最新轉碼器版本。該頁面及每個安裝程式中都包含產品規格表和版本說明。

 

 

其他資訊：

View Options
模擬型號

C6474 ZUN BSDL Model

SPRM335.ZIP (7 KB) - BSDL Model
下載
模擬型號

C6474 ZUN IBIS Model (Rev. A)

SPRM336A.ZIP (516 KB) - IBIS Model
下載
封裝 針腳 CAD 符號、佔位空間與 3D 模型
FCBGA (CUN) 561 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中持續性的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片