SN74LVC2G08
- Available in the Texas Instruments
NanoStar™ and NanoFree™ Package - Supports 5-V VCC Operation
- Inputs Accept Voltages to 5.5 V
- Max tpd of 4.7 ns at 3.3 V
- Low Power Consumption, 10-µA Maximum ICC
- ±24-mA Output Drive at 3.3 V
- Typical VOLP (Output Ground Bounce)
<0.8 V at VCC = 3.3 V, TA = 25°C - Typical VOHV (Output VOH Undershoot)
>2 V at VCC = 3.3 V, TA = 25°C - Ioff Supports Live Insertion, Partial-Power-Down
Mode, and Back-Drive Protection - Can Be Used as a Down Translator to Translate
Inputs From a Maximum of 5.5 V Down to the VCC
Level - Latch-Up Performance Exceeds 100 mA Per
JESD 78, Class II - ESD Protection Exceeds JESD 22
- 2000-V Human Body Model (A114-A)
- 1000-V Charged-Device Model (C101)
This dual 2-input positive-AND gate is designed for 1.65-V to 5.5-V VCC operation.
The SN74LVC2G08 device performs the Boolean function A × B or Y = A\ + B\ in positive logic.
NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.
This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
For all available packages, see the orderable addendum at the end of the data sheet.您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
功能与比较器件相似。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | SN74LVC2G08 Dual 2-Input Positive-AND Gate 数据表 (Rev. N) | PDF | HTML | 2015-12-31 | ||
| 应用简报 | 使用逻辑器件简化固态继电器设计 | 英语版 | PDF | HTML | 2021-10-19 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
评估板
5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块
灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南:
PDF
参考设计
PMP22125 — 电池备用开关、充电器和监测器参考设计
此参考设计实现了对备用电池和充电器的全面监测。 它支持在 12Vdc/24Vdc 电源和 12V/24V 铅酸电池间切换,电池恒流充电的电流典型值为 1A,具有适用于电池和输入源的电池维护型浮充和监测电路。
参考设计
TIDA-01487 — 隔离式 CAN 灵活数据 (FD) 速率中继器参考设计
CAN 和 CANopen 是传统现场总线协议,适用于工厂自动化中的许多应用。只要高电压可能损坏终端设备,就需要隔离器件。此隔离式 CAN 灵活数据 (FD) 速率中继器参考设计在两个 CAN 总线段之间增加了电气隔离。总线段任一侧的 CAN 帧都被重复传输到另一侧。该设计中的 CAN 收发器和仲裁逻辑支持高达 2Mbps 的 CAN FD 速度。本参考设计由 6V 至 36V 的宽电压电源供电。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VSSOP (DCU) | 8 | Ultra Librarian |
| SSOP (DCT) | 8 | Ultra Librarian |
| DSBGA (YZP) | 8 | Ultra Librarian |