SN74AHC00
- 工作电压范围为 2V 至 5.5V
- 闩锁性能超过 250mA，符合 JESD 17 规范
’AHC00 器件以正逻辑执行布尔函数 Y = A • B 或 Y = A + B。
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | SNx4AHC00 四路双输入正与非门 数据表 (Rev. M) | PDF | HTML | 英语版 (Rev.M) | PDF | HTML | 2024-5-15 |
| * | 辐射与可靠性报告 | EP Microcircuit Qualification Report - SN74AHC00MPWREP | 2019-9-23 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
评估板
14-24-NL-LOGIC-EVM — 采用 14 引脚至 24 引脚无引线封装的逻辑产品通用评估模块
14-24-EVM 是一款灵活的评估模块 (EVM)，旨在支持具有 14 引脚至 24 引脚 BQA、BQB、RGY、RSV、RJW 或 RHL 封装的任何逻辑或转换器件。
参考设计
TIDEP0036 — 使用 TMS320C6657 实现高效 OPUS 编解码器解决方案的参考设计
TIDEP0036 参考设计提供了一个在 TMS320C6657 器件上轻松运行 TI 优化型 Opus 编码器/解码器的示例。由于 Opus 支持多种比特率、帧大小和采样率，所有这些都具有较低的延迟，因此它适用于语音通信、联网音频甚至高性能音频处理应用。 此设计还重点介绍了在 DSP 上实施 Opus 编解码器时与在 ARM 等通用处理器上实施 Opus 编解码器时所实现的性能改进。 根据常规用途处理器上运行的代码的优化级别，在 C66x TI DSP 内核上实现 Opus 编解码器的性能可以是 ARM CORTEX A-15 实现方案的 3 倍。TMS320C66x DSP (...)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGY) | 14 | Ultra Librarian |
| SSOP (DB) | 14 | Ultra Librarian |
| SOIC (D) | 14 | Ultra Librarian |
| PDIP (N) | 14 | Ultra Librarian |
| TVSOP (DGV) | 14 | Ultra Librarian |
| WQFN (BQA) | 14 | Ultra Librarian |
| TSSOP (PW) | 14 | Ultra Librarian |
| SOP (NS) | 14 | Ultra Librarian |