LMK61PD0A2
- 超低噪声、高性能
- 抖动：fOUT > 100MHz 时的典型值为 90fs (RMS)
- 高电源抑制比 (PSRR)：-70dBc，出色的电源抗扰度
- 灵活的输出频率和格式；用户可选择
- 频率：62.5MHz、100MHz、106.25MHz、125MHz、156.25MHz、212.5MHz、312.5MHz
- 格式：低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或高速收发器逻辑 (HSTL)
- 总频率容差：±50ppm
- 内部存储器存储了多个启动配置，可通过引脚控制进行选择
- 3.3V 工作电压
- 工业温度范围（-40ºC 至 +85ºC）
- 7mm x 5mm 8 引脚封装
应用
- 晶体振荡器、表面声波 (SAW) 振荡器或芯片振荡器的高性能替换产品
- 开关、路由器、网卡、基带装置 (BBU)、服务器、存储/SAN
- 测试和测量
- 医疗成像
- 现场可编程门阵列 (FPGA)，处理器连接
LMK61PD0A2 是一款超低抖动的 PLLatinumTM 引脚可选振荡器。该振荡器可生成通用基准时钟。 该器件在出厂前进行了预编程，可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC（无连接）进行选择。 输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择，三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。 内部电源调节功能提供出色的电源纹波抑制 (PSRR)，降低了供电网络的成本和复杂性。 该器件由单个 3.3V ± 5% 电源供电。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK61PD0A2 超低抖动引脚可选振荡器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2015-12-27 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
LMK61PDEVM — LMK61PDEVM 超低抖动引脚可选振荡器 EVM
LMK61PDEVM 评估模块可提供完整的平台，评估德州仪器 (TI) LMK61PD 超低抖动引脚可选差分振荡器的 100fs RMS 抖动性能和可配置性，该器件具有 7 种独特的参考时钟频率和可配置的输出格式。
LMK61PDEVM 可用作抖动关键型应用的高性能时钟源，且可轻松配置为任何用户可选的预定义频率和输出格式。板载可配置跳线支持器件配置，允许用户选择七种独特的输出频率之一以及输出格式。边缘安装的 SMA 端口用于访问 LMK61PD 差分时钟输出，进而通过市面上出售的同轴电缆、适配器或平衡-非平衡变压器（需单独购买）对接至测试设备或参考板。
用户指南:
PDF
设计工具
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| QFM (SIA) | 8 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。