ZHCSEB9A October   2015  – November 2015 LMK61PD0A2

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Device Control
  6. 6 Pin Configuration and Functions
  7. 7 Specifications
    1. 7.1  Absolute Maximum Ratings
    2. 7.2  ESD Ratings
    3. 7.3  Recommended Operating Conditions
    4. 7.4  Thermal Information
    5. 7.5  Electrical Characteristics - Power Supply
    6. 7.6  LVPECL Output Characteristics
    7. 7.7  LVDS Output Characteristics
    8. 7.8  HCSL Output Characteristics
    9. 7.9  OE Input Characteristics
    10. 7.10 OS, FS[1:0] Input Characteristics
    11. 7.11 Frequency Tolerance Characteristics
    12. 7.12 Power-On/Reset Characteristics (VDD)
    13. 7.13 PSRR Characteristics
    14. 7.14 PLL Clock Output Jitter Characteristics
    15. 7.15 Additional Reliability and Qualification
    16. 7.16 Typical Performance Characteristics
  8. 8 Parameter Measurement Information
    1. 8.1 Device Output Configurations
  9. 9 Detailed Description
    1. 9.1 Overview
    2. 9.2 Functional Block Diagram
    3. 9.3 Feature Description
      1. 9.3.1 Device Block-Level Description
      2. 9.3.2 Device Configuration Control
  10. 10Application and Implementation
    1. 10.1 Application Information
    2. 10.2 Typical Application
      1. 10.2.1 Jitter Considerations in Serdes Systems
  11. 11Power Supply Recommendations
  12. 12Layout
    1. 12.1 Layout Guidelines
      1. 12.1.1 Ensuring Thermal Reliability
      2. 12.1.2 Best Practices for Signal Integrity
      3. 12.1.3 Recommended Solder Reflow Profile
  13. 13器件和文档支持
    1. 13.1 社区资源
    2. 13.2 商标
    3. 13.3 静电放电警告
    4. 13.4 Glossary
  14. 14机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

1 特性

  • 超低噪声、高性能
    • 抖动：fOUT > 100MHz 时的典型值为 90fs (RMS)
    • 高电源抑制比 (PSRR)：-70dBc，出色的电源抗扰度
  • 灵活的输出频率和格式；用户可选择
    • 频率：62.5MHz、100MHz、106.25MHz、125MHz、156.25MHz、212.5MHz、312.5MHz
    • 格式：低电压正射极耦合逻辑 (LVPECL)、低压差分信令 (LVDS) 或高速收发器逻辑 (HSTL)
  • 总频率容差：±50ppm
  • 内部存储器存储了多个启动配置，可通过引脚控制进行选择
  • 3.3V 工作电压
  • 工业温度范围（-40ºC 至 +85ºC）
  • 7mm x 5mm 8 引脚封装

2 应用

  • 晶体振荡器、表面声波 (SAW) 振荡器或芯片振荡器的高性能替换产品
  • 开关、路由器、网卡、基带装置 (BBU)、服务器、存储/SAN
  • 测试和测量
  • 医疗成像
  • 现场可编程门阵列 (FPGA)，处理器连接

3 说明

LMK61PD0A2 是一款超低抖动的 PLLatinumTM 引脚可选振荡器。该振荡器可生成通用基准时钟。 该器件在出厂前进行了预编程，可支持七种不同基准时钟频率。相应频率可通过将每个 FS[1:0] 配置为 VDD、GND 或 NC（无连接）进行选择。 输出格式可通过将操作系统 (OS) 的引脚配置为 VDD、GND 或 NC 进行选择，三种配置方式分别对应格式 LVPECL、LVDS 以及 HCSL。 内部电源调节功能提供出色的电源纹波抑制 (PSRR)，降低了供电网络的成本和复杂性。 该器件由单个 3.3V ± 5% 电源供电。

器件信息(1)

部件号 封装 封装尺寸（标称值）
LMK61PD0A2 8 引脚 QFM (SIA) 7.0mm x 5.0mm
  1. 要了解所有可用封装，请见数据表末尾的可订购产品附录。

引脚分布和简化框图

LMK61PD0A2 pinout_functional_block_diagram_snas675.gif