产品详情

Number of outputs 2 Additive RMS jitter (typ) (fs) 5 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type Universal input
Number of outputs 2 Additive RMS jitter (typ) (fs) 5 Core supply voltage (V) 1.8, 2.5, 3.3 Output supply voltage (V) 1.8, 2.5, 3.3 Output skew (ps) 20 Operating temperature range (°C) -40 to 105 Rating Catalog Output type LVDS Input type Universal input
VQFN (RGT) 16 9 mm² (3 mm × 3 mm)
  • 高性能 LVDS 时钟缓冲器系列:高达 2GHz
    • 双路 1:2 差分缓冲器
    • 双路 1:4 差分缓冲器
    • 双路 1:6 差分缓冲器
    • 双路 1:8 差分缓冲器
  • 电源电压:1.71V 至 3.465V
  • 双输出共模电压运行:
    • 输出共模电压:0.7V(1.8V 电源电压)。
    • 输出共模电压:1.2V(2.5V/3.3V 电源电压)
  • 低附加抖动:
    • 在 1250.25MHz 下在 12kHz 至 20MHz 范围内RMS 典型值小于 17fs
    • 在 625MHz 下在 12kHz 至 20MHz 范围内RMS 典型值小于 22fs
    • 在 156.25MHz 下在 12kHz 至 20MHz 范围内RMS 最大值小于 60fs
    • 超低相位本底噪声:-164dBc/Hz(156.25MHz 下的典型值)
  • 超低传播延迟:最大值小于 575ps
  • 输出偏斜:
    • 最大值为 15ps(LMK1D2102、LMK1D2104)
    • 最大值为 20ps(LMK1D2106、LMK1D2106)
  • 器件间偏移:150ps
  • 高摆幅 LVDS(升压模式):当 AMP_SELA、AMP_SELB = 悬空时 VOD 典型值为 500mV
  • 使用 AMP_SELA 和 AMP_SELB 启用/禁用组
  • 失效防护输入操作
  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业级工作温度范围:-40°C 至 105°C
  • 高性能 LVDS 时钟缓冲器系列:高达 2GHz
    • 双路 1:2 差分缓冲器
    • 双路 1:4 差分缓冲器
    • 双路 1:6 差分缓冲器
    • 双路 1:8 差分缓冲器
  • 电源电压:1.71V 至 3.465V
  • 双输出共模电压运行:
    • 输出共模电压:0.7V(1.8V 电源电压)。
    • 输出共模电压:1.2V(2.5V/3.3V 电源电压)
  • 低附加抖动:
    • 在 1250.25MHz 下在 12kHz 至 20MHz 范围内RMS 典型值小于 17fs
    • 在 625MHz 下在 12kHz 至 20MHz 范围内RMS 典型值小于 22fs
    • 在 156.25MHz 下在 12kHz 至 20MHz 范围内RMS 最大值小于 60fs
    • 超低相位本底噪声:-164dBc/Hz(156.25MHz 下的典型值)
  • 超低传播延迟:最大值小于 575ps
  • 输出偏斜:
    • 最大值为 15ps(LMK1D2102、LMK1D2104)
    • 最大值为 20ps(LMK1D2106、LMK1D2106)
  • 器件间偏移:150ps
  • 高摆幅 LVDS(升压模式):当 AMP_SELA、AMP_SELB = 悬空时 VOD 典型值为 500mV
  • 使用 AMP_SELA 和 AMP_SELB 启用/禁用组
  • 失效防护输入操作
  • 通用输入接受 LVDS、LVPECL、LVCMOS、HCSL 和 CML 信号电平
  • LVDS 基准电压 (VAC_REF) 适用于容性耦合输入
  • 工业级工作温度范围:-40°C 至 105°C

LMK1D210xL 是一款低噪声双通道时钟缓冲器,可将一个输入分配给最多 2 个 (LMK1D2102L)、4 个 (LMK1D2104L)、6 个 (LMK1D2106L) 或 8 个 (LMK1D2108L) LVDS 输出。输入可以为 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210xL 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅图 8-8)。

LMK1D210xL 缓冲器可针对不同的工作电源提供两种输出共模工作电压(0.7V 和 1.2V)。该器件为直流耦合模式应用提供了设计灵活性。

AMP_SELA/AMP_SELB 控制引脚可用于选择不同的输出振幅 LVDS (350mV) 或升压 LVDS (500mV)。除振幅选择之外,还可以使用同一引脚禁用输出。

该器件还支持时钟和数字输入引脚的Fail-Safe Input 功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

LMK1D210xL 是一款低噪声双通道时钟缓冲器,可将一个输入分配给最多 2 个 (LMK1D2102L)、4 个 (LMK1D2104L)、6 个 (LMK1D2106L) 或 8 个 (LMK1D2108L) LVDS 输出。输入可以为 LVDS、LVPECL、HCSL、CML 或 LVCMOS。

LMK1D210xL 专为驱动 50Ω 传输线路而设计。在单端模式下驱动输入时,对未使用的负输入引脚施加适当的偏置电压(请参阅图 8-8)。

LMK1D210xL 缓冲器可针对不同的工作电源提供两种输出共模工作电压(0.7V 和 1.2V)。该器件为直流耦合模式应用提供了设计灵活性。

AMP_SELA/AMP_SELB 控制引脚可用于选择不同的输出振幅 LVDS (350mV) 或升压 LVDS (500mV)。除振幅选择之外,还可以使用同一引脚禁用输出。

该器件还支持时钟和数字输入引脚的Fail-Safe Input 功能。该器件还整合了输入迟滞,可防止在没有输入信号的情况下输出随机振荡。

下载 观看带字幕的视频 视频

技术文档

未找到结果。请清除搜索并重试。
查看全部 1
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 LMK1D210xL 超低附加抖动 LVDS 缓冲器 数据表 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2024-11-11

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

仿真模型

LMK1DX IBIS Model (Rev. B)

SNAM251B.ZIP (67 KB) - IBIS 模型
支持的产品和硬件
仿真模型

LMK1DXX_L IBIS Model

SNAM296.ZIP (66 KB) - IBIS 模型
支持的产品和硬件
模拟工具

PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
支持的产品和硬件
设计工具

PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具

PLLATINUMSIM-SW 是一款仿真工具,允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真,其中包括 LMX 系列锁相环 (PLL) 和合成器。

支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
VQFN (RGT) 16 Ultra Librarian

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频