LMK04906
- 超低均方根 (RMS)
抖动性能
- 100fs RMS 抖动（12kHz 至 20MHz）
- 123fs RMS 抖动（100Hz 至 20MHz）
- 双环路 PLLatinum™锁相环 (PLL)
架构
- PLL1
- 集成低噪声晶体振荡器电路
- 输入时钟丢失时采用保持模式
- 自动或手动触发/恢复
- PLL2
- 标准 [1Hz] PLL 本底噪声 -227dBc/Hz
- 相位检测器速率高达 155MHz
- OSCin 倍频器
- 集成式低噪声压控振荡器 (VCO)
- PLL1
- 3 个具有 LOS
的冗余输入时钟
- 自动和手动切换模式
- 50% 占空比输出分配，1 至 1045（偶数和奇数）
- 低电压正射极耦合逻辑 (LVPECL)，低压差分信令 (LVDS) 或低电压互补金属氧化物半导体 (LVCMOS) 可编程输出
- 精密数字延迟，固定或动态可调
- 25ps 步长模拟延迟控制。
- 6 个差分输出。高达 12 个单端输出。
- 多达 5 个 VCXO / 晶振缓冲输出
- 高达 2600MHz 的时钟速率
- 0 延迟模式
- 加电时 3 个缺省时钟输出
- 多模式：双 PLL，单 PLL 和时钟分配
- 工业温度范围：–40°C 至 85°C
- 3.15V 至 3.45V 工作电压
- 封装：64 引脚 WQFN (9mm × 9mm × 0.8mm)
LMK04906 是业界性能突出的时钟抖动衰减器，具备满足高性能计时应用需求的高级 功能， 可实现优异的时钟抖动消除、时钟生成和分配。
LMK04906 接受 3 个时钟输入，范围从 1kHz 到 500MHz，可生成 6 个唯一的时钟输出频率，范围从 284kHz 至 2.6GHz。LMK04906 也可缓冲一个晶振或 VCXO，用于生成第 7 个唯一时钟频率。
该器件几乎可提供 SONET、以太网、光纤通道和多模式无线基站所需的所有频率转换组合。
LMK04906 输入时钟频率和时钟倍频比可通过一个 SPI 接口编程。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK04906 带 6 路可编程输出的，超低噪声时钟抖动清除器和乘法器 数据表 (Rev. F) | PDF | HTML | 英语版 (Rev.F) | PDF | HTML | 2017-11-13 |
| 应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021-6-10 | ||||
| 应用手册 | Using the LMK0480x/LMK04906 for Hitless Switching and Holdover | 2013-7-12 | ||||
| 应用手册 | AN-1939 Crystal Based Oscillator Design with the LMK04000 Family (Rev. A) | 2013-4-26 | ||||
| 应用手册 | 正确理解时钟器件的抖动性能 | 2013-1-16 | ||||
| 设计指南 | Clock Conditioner Owner's Manual | 2006-11-10 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
LMK04906BEVAL — 具有双路级联 PLL 和集成 2.5 GHz VCO 的三输入、七输出时钟抖动消除器
The LMK04906 is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum™ architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using a low (...)
CODELOADER — CodeLoader Device Register Programming v4.19.0
The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.
Which software do I use?
Product | (...) |
CLOCKDESIGNTOOL — Clock Design Tool Software
时钟设计工具软件可帮助选择器件、设计环路滤波器，并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率（可选）后，该工具就会提供能够满足指定要求的 TI 器件、分频器值，并推荐能够尽可能减少抖动的环路滤波器。
CLOCKDESIGNTOOL 教程视频
我要使用哪一个软件？
产品 | 环路滤波器和器件配置 + 仿真 | 模拟工具 | 器件寄存器编程 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 时钟设计工具 | ||
LMK 抖动清除器和分配器 |
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (NKD) | 64 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。