LMK00304
- 3：1 输入多路复用器
- 两个通用输入运行频率高达 3.1GHz，并且接受低电压正射极耦合逻辑 (LVPECL)，低压差分信令 (LVDS)，电流模式逻辑 (CML)，短截线串联端接逻辑 (SSTL), 高速收发器逻辑 (HSTL)，主机时钟信号电平 (HCSL) 或单端时钟
- 一个晶体输入可接受 10MHz 至 40MHz 的晶体或单端时钟
- 共两组，每组均具有 2
路差动输出
- LVPECL、LVDS、HCSL 或 Hi-Z（可选）
- LMK03806 时钟源为
156.25MHz 时，LVPECL 附加抖动：
- 20fs RMS（10kHz 至 1MHz）
- 51fs RMS（12kHz 至 20MHz）
- 高 PSRR：156.25MHz 时为 -65/-76dBc (LVPECL/LVDS)
- 具有同步使能驶入的 LVCMOS 输出
- 由引脚控制的配置
- VCC内核电源：3.3V ± 5%
- 3 个独立的 VCCO输出电源：3.3V/2.5V ± 5%
- 工业温度范围：-40°C 至 +85°C
- 32 接线超薄型四方扁平无引线 (WQFN) 封装 (5mm x 5mm)
LMK00304 是一款 3GHz、4 路输出差动扇出缓冲器，用于高频、低抖动时钟/数据分配和电平转换。可从两个通用输入或一个晶振输入中选择输入时钟。所选择的的输入时钟被分配到两组输出，每组输出包含 2 个差分输出和 1 个 LVCMOS 输出。两个差分输出组可一起被配置为 LVPECL、LVDS 或 HCSL 驱动器，或者被禁用。LVCMOS 输出具有同步使能输入，在使能或禁用后可实现无短脉冲运行。LMK00304 由一个 3.3V 内核电源和 3 个独立的 3.3V/2.5V 输出电源供电运行。
LMK00304 具有高性能、多用途和电源效率特性，这使得它成为替代固定输出缓冲器器件的理想选择，同时还能增加系统中的时序余裕。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMK00304 3GHz 4 路输出 超低附加抖动差动时钟缓冲器/电平转换器 数据表 (Rev. G) | PDF | HTML | 英语版 (Rev.G) | PDF | HTML | 2018-8-14 |
| 应用手册 | 使用时钟缓冲器进行正弦波-方波转换 | PDF | HTML | 英语版 | PDF | HTML | 2024-9-4 | |
| 应用手册 | PCIe 应用的时钟 | PDF | HTML | 英语版 | PDF | HTML | 2023-11-29 | |
| 应用手册 | LMK时钟 family LVDS输出交流耦合设计注意事项 | 2021-6-10 | ||||
| 应用手册 | 通过 TPS62913 低纹波和低噪声降压转换器为敏感型 ADC 设计供电 | PDF | HTML | 英语版 | PDF | HTML | 2021-2-5 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
LMK00304EVM — LMK00304 评估板
说明：
LMK00304 评估板可对 LMK00304 高性能 4 输出差动时钟缓冲器件进行功能和性能验证。
特性：
- 低噪声时钟扇出，具有两组各含两个差动输出的输出，以及一个 LVCMOS 输出
- 可选差动输出类型（LVPECL、LVDS、HCSL 或 Hi-Z），可通过控制引脚选择
- 具有两个通用输入缓冲器和一个晶体振荡器接口的 3:1 输入多路复用器，可通过控制引脚选择
- 包括用于配置控制引脚的 DIP 开关
- 使用板载稳压器选项或直接电源输入，为每个输出组提供 3.3V 内核和独立 3.3V/2.5V 输出电源
- 具有受控阻抗布线和边缘 SMA 连接器的灵活输入/输出接口
CLOCKDESIGNTOOL — Clock Design Tool Software
时钟设计工具软件可帮助选择器件、设计环路滤波器，并进行定时器件解决方案仿真。当您输入所需的输出频率和参考频率（可选）后，该工具就会提供能够满足指定要求的 TI 器件、分频器值，并推荐能够尽可能减少抖动的环路滤波器。
CLOCKDESIGNTOOL 教程视频
我要使用哪一个软件？
产品 | 环路滤波器和器件配置 + 仿真 | 模拟工具 | 器件寄存器编程 |
LMX24xx PLL 系列 | EasyPLL | ||
LMX25xx PLL+VCO 系列 | 时钟设计工具 | ||
LMK 抖动清除器和分配器 |
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
许多 TI 参考设计都包括 LMK00304
通过我们的参考设计选择工具来审查并确定最适用于您应用和参数的设计。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (RTV) | 32 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。