LMH6521
- 200MHz 频率下 OIP3 为 48.5dBm
- 最大电压增益为 26dB
- 增益范围：31.5dB，步长为 0.5dB
- 通道增益匹配为 ±0.04dB
- 最大增益时的噪声系数：7.3dB
- –3dB 带宽为 1200MHz
- 功耗低
- 独立通道关断
- 三种增益控制模式：
- 并行接口
- 串行接口 (SPI)
- 脉冲模式接口
- 温度范围：-40°C 至 +85°C
- 热增强型 32 引脚 WQFN 封装
LMH6521 包含两个高性能数控可变增益放大器 (DVGA)。
LMH6521 的两个通道均具有独立的数控衰减器，后跟高线性度差动输出放大器。每个块都经过优化，可实现低失真和最大的系统设计灵活性。每个通道都具有高速关断模式。
内部数控衰减器可在 31.5dB 范围内提供精确的 0.5dB 增益步长。该器件提供了串行和并行编程选项。串行模式编程使用 SPI 接口。它还提供脉冲模式，其中简单的上升或下降命令可以一次将增益改变一个步长。
输出放大器有差动输出，允许单个 5V 电源上有 10VPPD 信号摆动。低阻抗输出在驱动滤波器或模数转换器时可提供最大的灵活性。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | LMH6521 高性能双路 DVGA 数据表 (Rev. E) | PDF | HTML | 英语版 (Rev.E) | PDF | HTML | 2017-11-28 |
| 电子书 | The Signal e-book: 有关运算放大器设计主题的博客文章汇编 | PDF | HTML | 英语版 | PDF | HTML | 2018-1-31 | |
| 用户指南 | Using the LMH6521 in DC Coupled Applications Design Guide | 2015-1-8 | ||||
| 设计指南 | TSW1266 Wideband RF-to-Digital Complex Receiver-Feedback Signal Chain | 2013-9-3 | ||||
| 设计指南 | TSW1265 Dual-Wideband RF-to-Digital Receiver Design Guide | 2013-9-3 | ||||
| 应用手册 | AN-1719 Noise Figure Analysis Fully Differential Amplifier (Rev. A) | 2013-5-1 | ||||
| 应用手册 | AN-2235 Ckt Brd Design for LMH6517/21/22 & Other H-Sp IF/RF F Amp (Rev. A) | 2013-5-1 | ||||
| 应用手册 | Using High Speed Diff Amp to Drive ADCs (Rev. A) | 2013-4-26 | ||||
| 应用手册 | Drivng HSpeed ADCs w/LMH6521 DVGA for High IF AC-Coupled Apps (Rev. A) | 2013-4-26 | ||||
| 应用手册 | Between the Amplifier and ADC: Managing Filter Loss in Communications Systems (Rev. B) | 2013-4-26 | ||||
| 更多文献资料 | Featured High Speed Differential Amplifiers | 2012-10-23 | ||||
| 应用手册 | A Walk Along the Signal Path (High-Speed Signal Path) | 2005-3-30 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
TSW1265EVM — 宽带双路接收器参考设计和评估平台
TSW1265EVM 是一款宽带双路接收器参考设计和评估平台。信号链通过双通道下变频混频器、LMH6521 双通道 DVGA、和 ADS4249 14 位 250 MSPS ADC 允许从射频到位的转换。TSW1265EVM 还包括 LMK04800 双 PLL 时钟抖动清除器和发生器，用以提供板载低噪音计时解决方案。还提供软件 GUI 以允许对 ADS4249 和 LMK04800 进行配置。可通过 GUI 或通过具有 FPGA 的高速连接器控制 LMH6521 DVGA 增益。EVM 适合与 TSW1400EVM 讯号撷取和产生电路板配合使用，以撷取 ADS4249 (...)
RF-CASCADE-CALC-TOOL — TI 射频级联计算器
TIDA-00073 — 双路宽带射频转数字接收器设计
TSW1265EVM 是宽带射频转数字双路接收器的解决方案示例设计，其能够对高达 125MHz 的频谱进行数字化处理。该系统展示了如何利用 ADS4249、LMH6521、LMK0480x 以及双混频器来实现这一功能。 该参考 EVEM 配合 TSW1400 等捕获卡，可用于捕获和分析窄带及宽带信号。 提供了有关如何根据不同应用需求更改 LO 和 IF 频率的说明。 TIDA-00073 是基于 TSW1265EVM 硬件而实现的。
TIDA-00074 — 宽带射频转数字复数接收器反馈信号链
这是一个宽带复数接收器参考设计和评估平台，非常适合用作发送器数字预失真的反馈接收器。EVM 信号链非常适合高中频 (IF) 复数反馈应用，包含一个复数解调器、TI 的 LMH6521 双通道 DVGA 和 ADS5402 12 位 800-MSPS 双通道 ADC。通过修改板载滤波器元件，针对各种频率计划配置信号链。此 EVM 还包括 TI 的 LMK04808 双 PLL 时钟抖动清除器和发生器，能提供板载低噪声时钟解决方案。LMH6521 DVGA 增益通过 GUI 进行控制，或通过带有 FPGA 的高速连接器进行控制。
TIDA-00353 — JESD204B 串行链路均衡优化参考设计
在数据转换器中，采用均衡技术是补偿 JESD204B 高速串行接口通道损耗的有效方法。此参考设计采用 ADC16DX370，这是一款双路 16 位 370MSPS 模数转换器 (ADC)，利用去加重均衡技术对 7.4Gbps 串行数据进行传输准备。通过配置，用户可优化输出驱动器的去加重设置 (DEM) 和输出电压摆幅设置 (VOD)，以与通道特性形成反向匹配。实验表明，在完整数据速率下，在 20“ FR-4 材料上接收到干净的数据眼图。
TIDA-00360 — 具有 16 位 ADC 及 100MHz IF 带宽的 700MHz 至 2700MHz 双通道接收器参考设计
随着客户对无线网络提供更快数据链路的需求不断增长，这促使收发器硬件实现要求越来越严苛的性能，并且具有足够的带宽以支持更大的标准化多载波频段（在某些情况下具有频段聚合）以及足够的接收器灵敏度和动态范围，从而在存在强阻塞信号（这在繁忙环境中很常见）的情况下正常工作。该参考设计介绍了具有 16 位采样器且可实现 100MHz 以上带宽的射频 (RF) 接收器参考设计，其中包括下变频混频器、数字可变增益放大器 (DVGA)、高速流水线模数转换器 (ADC)、本地振荡器 (LO) 射频合成器和抖动清除时钟发生器。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| WQFN (RTV) | 32 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。