DAC38RF89
- 14-Bit resolution, 9-GSPS DAC with multimode operation
- 16-Bit, Dual-channel data mode
- Max input rate: 2.5-GSPS
- Wideband
digital up-converter
- Interpolation: 1,2,4,6,8,10,12,16,18,20,24x
- 12-Bit, Dual-channel data mode
- Max input rate: 3.33-GSPS
- Wideband digital
Up-converter
- Interpolation: 1,2,24x
- 8-Bit, Single-channel data
mode
- Max input rate: 9-GSPS
- 16-Bit, Dual-channel data mode
- JESD204B interface
- Subclass 1 for multichip synchronization
- DAC38RF89: Maximum lane rate: 12.5 Gbps
- DAC38RF82: Maximum lane rate: 12.8 Gbps
- Differential output
- Supports DC coupling
- RF Full-scale output power (with 2:1
balun):
3 dBm at 2.14 GHz
- Internal PLL and VCO with bypass
- DAC38RF82: fC(VCO) = 5.9 or 8.9 GHz
- DAC38RF89: fC(VCO) = 5 or 7.5 GHz
- Power supplies: -1.8 V, 1.0 V, 1.8 V
- Package: 10 x 10 mm BGA, 0.8 mm pitch,
144-balls
The DAC38RF82 and DAC38RF89 are high performance, wide bandwidth RF-sampling digital-to-analog (DACs) that are capable of dual channel input data rate up to 3.33 GSPS or single-channel operation with 8-bits up to 9-GSPS. The devices have a low power JESD204B Interface with up to 8 lanes, with a maximum bit rate of 12.5 Gbps (DAC38RF89) and 12.8 Gbps (DAC38RF82).
In dual channel operation, the input interface is capable of data rates up to 3.33 GSPS at 12-bits and 2.5 GSPS at 16-bits resolution without interpolation. When used as a complex baseband transmitter with interpolation modes from 2x to 24x, the DAC38RF82 or DAC38RF89 is capable of synthesizing wideband signals up to 2 GHz bandwidth with 16-bit input resolution and 2.66 GHz bandwidth with 12-bit input resolution.
The 8-bit mode allows an input at the full 9 GSPS maximum DAC sample rate and can synthesize wideband signals from 0 to 4.5 GHz.
An optional low jitter PLL/VCO simplifies the DAC clock generation by allowing use of a lower frequency reference clock. DAC38RF82 and DAC38RF89 support different VCO frequency ranges, summarized in Device Comparison Table.
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | DAC38RF8x Dual-Channel, Differential-Output, 14-Bit, 9-GSPS, RF-Sampling DAC With JESD204B Interface, On-Chip PLL and Wide-Band Interpolation 数据表 (Rev. D) | PDF | HTML | 2020-4-14 | ||
| 应用手册 | Impact of Power-Supply Noise on Phase Noise Performance of RF DACs | 2018-6-13 | ||||
| 应用手册 | Eye Scan Testing with the DAC38RFxx | 2017-8-10 | ||||
| 应用手册 | Quick-Start Methods in Simulating the DAC38RF8x Input/Output Buffer Information | 2017-8-2 | ||||
| 应用手册 | DAC38RF8x Test Modes | 2017-7-25 | ||||
| 设计指南 | Efficient Power Supply Scheme for RF-Sampling DAC Reference Design | 2016-8-22 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
DAC38RF89EVM — DAC38RF89 双通道 14 位 8.4GSPS 1x-24x 内插 5GHz 和 7.5GHz PLL DAC 评估模块
DAC38RF89 评估模块 (EVM) 是用于评估 DAC38RF89 数模转换器 (DAC) 的电路板。DAC38RFEVM 可用于对采样率最高 9GSPS 的 DAC 进行性能评估，同时其设计还支持与 TSW14J56EVM（修订版 B 及更高版本）搭配使用。借助所提供的 FMC 连接器，还可以将 DAC 连接到来自第三方供应商的 FPGA 开发板。此外，借助简便易用的软件界面，还可通过 SPI 控制 DAC 和板载 LMK04828 时钟芯片。
SLAC779 — DAC38RF8x KCU105 Firmware
TI204C-IP — Request for JESD204 rapid design IP
JESD204 快速设计 IP 旨在为 FPGA 工程师提供一条快速通往运行中的 JESD204 系统的路径。该 IP 经过特别设计，可将下游数字处理和其他应用逻辑与 JESD204 协议的大多数性能和时序关键型限制因素隔离开。该 IP 将帮助设计人员节省固件开发时间并简化 FPGA 集成。
当您使用 TI 的高速数据转换器时，可免专利费使用 JESD204 快速设计 IP。TI 将协助用户配置初始链路，对其进行定制，以便在特定 FPGA 平台和 TI 数据转换器 JMODE 之间使用。在对该 IP 进行测试并确定其可以用于部署工作之后，TI 将会通过安全的下载链接提供该 IP。
JESD204 (...)
DATACONVERTERPRO-SW — 高速数据转换器专业 GUI 安装程序，v5.31
该高速数据转换器专业版 GUI 是一款 PC（与 Windows® XP/7/10 兼容）程序，旨在帮助评估大多数 TI 高速数据转换器 [模数转换器 (ADC) 和数模转换器 (DAC)] 和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和图形生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音、多音和调制信号支持。此 GUI 还兼容用于快速合成单音、多音和调制信号的 TI 图形生成 GUI。
用户可以向 DATACONVERTERPRO-SW 提供自定义图形以加载到 TI DAC。支持从 ADC 捕获导出 (...)
SLAC722 — DAC38RF8x EVM GUI
TIDA-01215 — 用于优化射频采样 DAC 杂散和相位噪声的电源参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| FCCSP (AAV) | 144 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。