CDCM9102
- 包括锁相环路 (PLL)、压控振荡器 (VCO)、和回路过滤器的集成型低噪声时钟生成器
- 2 个低噪声 100MHz 时钟（低电压正射极耦合逻辑 (LVPECL)，低压差分信号 (LVDS)，或者低压 CMOS (LVCOMS)
对）
- 支持高速电流控制逻辑 (HCSL) 信号传输电平
（交流耦合） - 典型周期抖动：峰值到峰值 (pk-pk) 21ps
- 典型随机抖动：510ps RMS
- 由引脚设定的输出类型
- 支持高速电流控制逻辑 (HCSL) 信号传输电平
- 附加单端 25MHz 输出
- 集成晶振输入接受
25MHz 晶振 - 输出使能引脚，可关断器件和输出
- 32 引脚 5mm × 5mm 超薄型四方扁平无引线 (VQFN) 封装
- 静电放电 (ESD) 保护超过 2000V 人体模型 (HBM) 和 500V 带电器件模型 (CDM)
- 工业温度范围（-40°C 至 85°C）
- 3.3V 电源
应用范围
- PCI Express
1 代、2 代和 3 代的基准时钟生成 - 通用计时
All trademarks are the property of their respective owners.
CDCM9102 是一款为诸如 PCI Express的通信标准提供基准时钟而设计的低抖动时钟生成器. 该器件最高支持 PCIE 3 代，易于配置和使用。CDCM9102 提供 2 个 100MHz 差分时钟端口。这些端口支持的输出类型包括 LVPECL，LVDS，或者一对 LVCMOS 缓冲器。HCSL 信号传输由交流耦合网络提供支持。用户配置捆绑器件引脚所需的输出缓冲器类型。此外，提供一个单端 25 MHz 时钟输出端口。这一端口的使用包括通用计时、计时以太网物理层 (PHY)、或者为附加的时钟生成器提供一个基准时钟。所有生成的时钟来自一个单一外部 25MHz 晶体。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDCM9102 低噪声双通道 100MHz 时钟发生器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2016-6-23 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
TIDEP-0075 — 工业通信网关 PROFINET IRT 转 PROFIBUS 主站参考设计
TIDEP0046 — 基于 AM57x 使用 OpenCL 进行 DSP 加速的 Monte-Carlo 仿真参考设计
TI 基于 ARM®Cortex®-A15 的高性能 AM57x 处理器还集成了 C66x DSP。这些 DSP 旨在处理工业、汽车和金融应用通常需要的高信号和数据处理任务。AM57x OpenCL 实现方案使用户可以轻松地利用 DSP 加速执行高计算任务，同时使用标准编程模型和语言，从而无需对 DSP 架构有深入的了解。TIDEP0046 TI 参考设计提供了一个基于 DSP 加速的示例来使用标准 C/C++ 代码生成非常长的正常随机数序列。
TIDEP0047 — 使用 TI AM57x 处理器参考设计时的电源和散热设计注意事项
这个参考设计基于 AM57x 处理器和配套的 TPS659037 电源管理集成电路 (PMIC)。 此设计特别强调了使用 AM57x 和 TPS659037 进行系统设计时，重要的电源和热设计注意事项和技巧。 其中包括有关电源管理设计、配电网络 (PDN) 设计注意事项、热设计注意事项、功耗估算和功耗摘要的参考资料和文档。
TIDEP0076 — 基于 AM572x 处理器并采用 DLP® 结构光的 3D 机器视觉参考设计
TIDEP0078 — 适用于 AM572x 的 OPC UA 数据访问服务器参考设计
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RHB) | 32 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。