CDCLVP1204
- 2:4 Differential Buffer
- Selectable Clock Inputs Through Control Terminal
- Universal Inputs Accept LVPECL, LVDS, and
LVCMOS/LVTTL - Four LVPECL Outputs
- Maximum Clock Frequency: 2 GHz
- Maximum Core Current Consumption: 45 mA
- Very Low Additive Jitter: <100 fs, RMS in 10-kHz
to 20-MHz Offset Range:- 57 fs, RMS (typical) at 122.88 MHz
- 48 fs, RMS (typical) at 156.25 MHz
- 30 fs, RMS (typical) at 312.5 MHz
- 2.375-V to 3.6-V Device Power Supply
- Maximum Propagation Delay: 450 ps
- Maximum Output Skew: 15 ps
- LVPECL Reference Voltage, VAC_REF, Available
for Capacitive-Coupled Inputs - Industrial Temperature Range: –40°C to +85°C
- Supports 105°C PCB Temperature (Measured at
Thermal Pad) - ESD Protection Exceeds 2 kV (HBM)
The CDCLVP1204 is a highly versatile, low additive jitter buffer that can generate four copies of LVPECL clock outputs from one of two selectable LVPECL, LVDS, or LVCMOS inputs for a variety of communication applications. It has a maximum clock frequency up to 2 GHz. The CDCLVP1204 features an on-chip multiplexer (MUX) for selecting one of two inputs that can be easily configured solely through a control terminal. The overall additive jitter performance is less than 0.1 ps, RMS from 10 kHz to 20 MHz, and overall output skew is as low as 15 ps, making the device a perfect choice for use in demanding applications.
The CDCLVP1204 clock buffer distributes one of two selectable clock inputs (IN0, IN1) to four pairs of differential LVPECL clock outputs (OUT0, OUT3) with minimum skew for clock distribution. The CDCLVP1204 can accept two clock sources into an input multiplexer. The inputs can be LVPECL, LVDS, or LVCMOS/LVTTL.
The CDCLVP1204 is specifically designed for driving 50-Ω transmission lines. When driving the inputs in single-ended mode, the LVPECL bias voltage (VAC_REF) must be applied to the unused negative input terminal. However, for high-speed performance up to 2 GHz, differential mode is strongly recommended.
The CDCLVP1204 is characterized for operation from –40°C to +85°C.
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDCLVP1204 Four LVPECL Output, High-Performance Clock Buffer 数据表 (Rev. F) | PDF | HTML | 2015-9-3 | ||
| 用户指南 | CDCLVP1204 User's Guide | 2009-7-9 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
CDCLVP1204EVM — CDCLVP1204 评估模块
CDCLVP1204 是一款高性能、低附加相位噪声时钟缓冲器。它具有两个通用输入缓冲器，支持单端或差动时钟输入，可通过控制引脚进行选择。该器件还具有片上偏压发生器，它可以为器件输入提供 LVPECL 共模电压。此评估模块 (EVM) 旨在演示 CDCLVP1204 的电性能。这个完全组装且经过工厂测试的评估板允许对 CDCLVP1204 的所有功能进行全面验证。为达到最佳性能，该评估板配备有 50Ω SMA 连接器和受控良好的 50Ω 阻抗微带传输线。
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
PLLATINUMSIM-SW — PLL 环路滤波器、相位噪声、锁定时间和杂散模拟工具
PLLATINUMSIM-SW 是一款仿真工具，允许用户创建我们 PLLatinum™ 集成电路的详细设计和仿真，其中包括 LMX 系列锁相环 (PLL) 和合成器。
TIDA-00234 — 双通道 XAUI 转 SFI 的参考设计，适用于具有两个或更多 SFP+ 光纤端口的系统
TIDA-00269 — 千兆位以太网链路聚合器参考设计
千兆位以太网链路聚合器参考设计采用 TLK10081 器件。该器件是一款多速率链路聚合器，适用于高速双向点对点数据传输系统，通过将低速串行链路多路复用到高速串行链路来减少物理链路的数量。该参考设计有助于客户在应用中减少需要部署和管理的串行链路数量。TLK10081 使客户能够聚合和拆分各种类型的串行链路，包括原始数据类型。此外，还采用了 CDCM6208 器件，若客户系统中未配置时钟（或者该时钟无法满足系统抖动要求），则其还能为客户系统中的 TLK10081 提供极低抖动的时钟输入。通道 A 的高速信号已路由到 SFP+模块，以便在采用光纤配置的系统中进行评估。通道 B (...)
TIDA-00309 — DisplayPort 视频 4:1 聚合参考设计
TIDA-00352 — SDI 视频聚合参考设计
这一经过验证的参考设计是一种完整的四通道 SDI 聚合和解聚合解决方案。使用一个 TLK10022 将四个同步 HD-SDI 信号源聚合为一个 5.94Gbps 的串行链路。串行数据通过铜线或光纤传输，其中第二个 TLK10022 用于解聚合和无缝重新显示原始视频内容。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGT) | 16 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。