CDCE6214Q1TM
- 符合面向汽车应用的 AEC-Q100 标准
- 温度等级 2：-40°C 至 +105°C
- 功能安全型
- 通过 RMS 抖动和杂散（12kHz – 20MHz，F out > 100MHz）可将高性能、低功耗分数 N PLL 配置如下：
- 整数模式：
- 差分输出：典型值 350fs，最大值 600fs
- LVCMOS 输出：典型值 1.05ps，最大值 1.5ps
- 分数模式：
- 差分输出：典型值 1.7ps，最大值 2.1ps
- LVCMOS 输出：典型值 2.0ps，最大值 4.0ps
- 整数模式：
- 支持有 SSC 的 PCIe Gen1/2/3/4 和无 SSC 的 Gen 1/2/3/4/5
- 内部 VCO：2.335 GHz 到 2.625 GHz
- 典型功耗：4 输出通道为 65mA，单输出通道为 23mA。
- 通用时钟输入、两个用于提供冗余支持的基准输入
- 差分交流耦合或 LVCMOS：10MHz 至 200MHz
- 晶振：10MHz 至 50MHz
- 灵活的输出时钟分配
- 4 通道分频器：多达五个独特输出频率，范围为 24kHz 至 328.125MHz
- OUT0 – OUT4 引脚具有类似 LVDS、LP-HCSL 或 LVCMOS 输出
- 无毛刺输出分频器切换和输出通道同步
- 通过 低电平有效 GPIO 和寄存器实现独立输出使能端
- 频率裕量选项
- DCO 模式：频率以 10ppb 或更小的阶跃幅度递增/递减
- 完全集成的可配置环路带宽：100kHz 至 1.6MHz
- 单电源或混合电源可进行电平转换：1.8V、2.5V、3.3V
- 可配置 GPIO 和灵活配置选项
- 兼容 I 2C 的接口：频率高达 400kHz
- 具有两个页面和外部选择引脚的集成 EEPROM。可现场编程。
- 支持 100Ω 系统
- 电磁辐射低
- 小尺寸：24 引脚 VQFN (4mm × 4mm)
CDCE6214Q1TM 是一款 适合汽车应用的 4 通道、超低功耗、中级抖动时钟发生器，可生成五个在各种驱动器模式之间可选的独立时钟输出。输入源可以是单端或差分输入时钟源，也可以是晶体。 CDCE6214Q1TM 具有一个分数 N PLL，可在任何输入频率下合成不相关的基础频率。
技术文档
未找到结果。请清除搜索并重试。
查看全部 3
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDCE6214Q1TM 具有一个 PLL、四个差分输出、两个输入和内部 EEPROM 的超低功耗时钟发生器 数据表 | PDF | HTML | 英语版 | PDF | HTML | 2023-6-27 |
| 应用手册 | PCIe 应用的时钟 | PDF | HTML | 英语版 | PDF | HTML | 2023-11-29 | |
| 功能安全信息 | CDCE6214-Q1 Functional Safety, FIT Rate, Failure Mode Distribution and Pin FMA | PDF | HTML | 2021-4-15 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
CDCE6214-Q1EVM — 4 路差分输出和 1 路 LVCMOS 输出时钟发生器评估模块
CDCE6214-Q1 评估模块 (EVM) 是 CDCE6214-Q1 超低功耗时钟发生器的评估平台。这款
评估模块提供一个基于 USB 的接口，用于访问 I2C 总线以与 CDCE6214-Q1 进行通信。引脚控制模式可以将器件设置为特定的工作模式。
评估模块提供一个基于 USB 的接口，用于访问 I2C 总线以与 CDCE6214-Q1 进行通信。引脚控制模式可以将器件设置为特定的工作模式。
用户指南:
PDF
模拟工具
PSPICE-FOR-TI — PSpice® for TI 设计和仿真工具
PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用，包括业内超大的模型库之一，涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
设计工具
CLOCK-TREE-ARCHITECT — 时钟树架构编程软件
时钟树架构是一款时钟树综合工具，可根据您的系统要求生成时钟树解决方案，从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据，然后生成系统级多芯片时钟解决方案。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGE) | 24 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。