返回页首

产品详细信息

参数

Type Bridge Protocols PCIe Applications PCIe Number of channels (#) 4 Speed (Max) (Gbps) 2.5 Supply voltage (V) 1.5, 3.3 Rating Catalog Operating temperature range (C) -40 to 85, 0 to 70 open-in-new 查找其它 PCIe, SAS & SATA IC

封装|引脚|尺寸

HTQFP (PNP) 128 256 mm² 16 x 16 NFBGA (ZAJ) 144 49 mm² 7 x 7 NFBGA (ZWS) 169 144 mm² 12 x 12 open-in-new 查找其它 PCIe, SAS & SATA IC

特性

  • Full ×1 PCI Express™ Throughput
  • Fully Compliant With PCI Express to PCI/PCI-X Bridge Specification, Revision 1.0
  • Fully Compliant With PCI Express Base Specification, Revision 2.0
  • Fully Compliant With PCI Local Bus Specification, Revision 2.3
  • PCI Express Advanced Error Reporting Capability Including ECRC Support
  • Support for D1, D2, D3hot, and D3cold
  • Active-State Link Power Management Saves Power When Packet Activity on the PCI Express Link is Idle, Using Both L0s and L1 States
  • Wake Event and Beacon Support
  • Error Forwarding Including PCI Express Data Poisoning and PCI Bus Parity Errors
  • Uses 100-MHz Differential PCI Express Common Reference Clock or 125-MHz Single-Ended, Reference Clock
  • Optional Spread Spectrum Reference Clock is Supported
  • Robust Pipeline Architecture to Minimize Transaction Latency
  • Full PCI Local Bus 66-MHz/32-Bit Throughput
  • Support for Six Subordinate PCI Bus Masters with Internal Configurable, 2-Level Prioritization Scheme
  • Internal PCI Arbiter Supporting Up to 6 External PCI Masters
  • Advanced PCI Express Message Signaled Interrupt Generation for Serial IRQ Interrupts
  • External PCI Bus Arbiter Option
  • PCI Bus LOCK Support
  • JTAG/BS for Production Test
  • PCI-Express CLKREQ Support
  • Clock Run and Power Override Support
  • Six Buffered PCI Clock Outputs (25 MHz, 33 MHz, 50 MHz, or 66 MHz)
  • PCI Bus Interface 3.3-V and 5.0-V (25 MHz or 33 MHz only at 5.0 V) Tolerance Options
  • Integrated AUX Power Switch Drains VAUX Power Only When Main Power Is Off
  • Five 3.3-V, Multifunction, General-Purpose I/O Terminals
  • Memory-Mapped EEPROM Serial-Bus Controller Supporting PCI Express Power Budget/Limit Extensions for Add-In Cards
  • Compact Footprint, Lead-Free 144-Ball, ZAJ nFBGA, Lead-Free 169-Ball ZWS nFBGA, and PowerPad™ HTQFP 128-Pin PNP Package

All trademarks are the property of their respective owners.

open-in-new 查找其它 PCIe, SAS & SATA IC

描述

The XIO2001 is a single-function PCI Express to PCI translation bridge that is fully compliant to the PCI Express to PCI/PCI-X Bridge Specification, Revision 1.0. For downstream traffic, the bridge simultaneously supports up to eight posted and four non-posted transactions. For upstream traffic, up to six posted and four non-posted transactions are simultaneously supported.

The PCI Express interface is fully compliant to the PCI Express Base Specification, Revision 2.0.

The PCI Express interface supports a ×1 link operating at full 250 MB/s packet throughput in each direction simultaneously. Also, the bridge supports the advanced error reporting including extended CRC (ECRC) as defined in the PCI Express Base Specification. Supplemental firmware or software is required to fully use both of these features.

open-in-new 查找其它 PCIe, SAS & SATA IC
下载

技术文档

= TI 精选相关文档
未找到结果。请清除搜索,并重试。 查看所有 5
类型 标题 下载最新的英文版本 日期
* 数据表 XIO2001 PCIe to PCI Bus Translation Bridge 数据表 (Rev. J) 2020年 12月 6日
* 勘误表 XIO2001 Errata (Rev. B) 2012年 12月 17日
应用手册 XIO2001 Implementation Guide. (Rev. D) 2014年 6月 19日
用户指南 XIO2001 EVM User Guide (Rev. B) 2014年 6月 12日
应用手册 XIO2000A to XIO2001 Change Document 2009年 5月 28日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
299
说明

XIO2001 评估板 (EVM) 使用德州仪器 XIO2001 PCI Express 至 PCI 总线转换桥接器将外设组件互连 (PCI) Express 应用到 PCI 桥接器电路。它设计成半宽度 x1 PCI Express 插卡,可为客户提供三个标准 PCI 插槽。

特性
  • 用于 XIO2001 PCI Express 至 PCI 桥接器的全功能评估板
  • 设计成开包即用,无需驱动器
  • 使用值编程的板载 EEPROM,允许 EVM 在大多数系统中运行
  • XIO2001 性能调优软件使客户能够通过图形用户界面轻松调节 EVM,以便在其应用中实现最佳性能
  • 板载 LED,用于指示电源和某些控制信号状态的可用性
  • 板载稳压器,用于分别为 XIO2001 和 PCI 连接器提供 1.5V 和 12V 电源,而 3.3V、5V 和 12V 电压轨则由附加连接器和 IDE 电源连接器提供电源

软件开发

支持软件 下载
SCPC009A.ZIP (3444 KB)

设计工具和仿真

仿真模型 下载
SCPM016.ZIP (96 KB) - IBIS Model
仿真模型 下载
SCPM017.ZIP (96 KB) - IBIS Model
仿真模型 下载
SCPM019A.ZIP (4 KB) - BSDL Model
仿真工具 下载
PSPICE® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。 

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。

除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。 

借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。

入门

  1. 申请使用 PSPICE-FOR-TI 仿真器
  2. 下载并安装
  3. 观看有关仿真入门的培训
特性
  • 利用 Cadence PSpice 技术
  • 带有一套数字模型的预装库可在最坏情形下进行时序分析
  • 动态更新确保您可以使用全新的器件型号
  • 针对仿真速度进行了优化,且不会降低精度
  • 支持对多个产品进行同步分析
  • 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
  • 可离线使用
  • 在各种工作条件和器件容许范围内验证设计,包括
    • 自动测量和后处理
    • Monte Carlo 分析
    • 最坏情形分析
    • 热分析
仿真工具 下载
document-generic 用户指南 document-generic 下载英文版本 (Rev.A)

CAD/CAE 符号

封装 引脚 下载
BGA MICROSTAR (ZGU) 169 了解详情
HTQFP (PNP) 128 了解详情
NFBGA (ZAJ) 144 了解详情
NFBGA (ZWS) 169 了解详情

订购与质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/FIT 估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持

视频