ULN2003V12
- 7 通道高电流下沉式驱动器
- 支持高达 20V 的输出上拉电压
- 支持宽范围的低电压和高电压中继和电感线圈
- 0.6V 低输出电压 (VOL)（典型值），并且
- 在 3.3V 的逻辑输入上，每通道具有 100mA（典型值）的电流吸收能力(1)
- 在 5.0V 的逻辑输入上，每通道具有 140mA（典型值）的电流吸收能力(1)
- 与 3.3V 和 5.0V 微控制器和逻辑接口兼容
- 用于电感反冲保护的内部自振荡二极管
- 输入下拉电阻器可实现三态输入驱动器
- 用来消除嘈杂环境中寄生运行的输入电阻电容 (RC) 缓冲器
- 低输入和输出泄漏电流
- 易于使用的并行接口
- 静电放电 (ESD) 保护性能超过 JESD 22 规范要求
- 2kV 人体模型 (HBM)，500V 充电器件模型 (CDM)
- 采用 16 引脚小外形尺寸集成电路 (SOIC) 和薄型小外形尺寸 (TSSOP) 封装 总电流吸收有可能受到内部结温、绝对最大电流水平等的限制-详细情况请参考电气规范部分。
ULN2003V12 是一款针对 TI 生产的广受欢迎的 ULN2003 系列 7 通道达灵顿 (Darlington) 晶体管阵列的低功耗升级产品。 ULN2003V12 下沉式驱动器特有 7 个低输出阻抗驱动器，此驱动器能够大大降低片上功率耗散。 当驱动一个典型值为 12V 中继线圈时，一个 ULN2003V12 的功率耗散比一个等效的 ULN2003A 低 12 倍。 ULN2003V12 驱动器与 ULN2003 系列器件具有相似封装，并且引脚对引脚兼容。
ULN2003V12 支持 3.3V 至 5V CMOS 逻辑输入接口，从而使得此器件与大范围的微控制器和其它逻辑接口兼容。 ULN2003V12 特有一个改进的输入接口，此接口可以大大降低取自外部驱动器的输入 DC 电流。 ULN2003V12 特有一个输入 RC 缓冲器，此缓冲器能够极大地改进此器件在嘈杂运行条件下的性能。 ULN2003V12 通道输入特有一个内部输入下拉电阻器从而可实现三态输入逻辑。 ULN2003V12 还支持其它逻辑输入电平，例如 TTL 和 1.8V；详细信息请见典型特性部分。
如功能图中所示，在共阴极配置中，ULN2003V12 的每一个输出都特有一个连接在 COM 引脚上的内部自振荡二极管。
ULN2003V12 通过将几条相邻的并联通道相组合来提供不断增加的电流吸收能力的灵活性。 在通常情况下，当所有 7 个通道并联时， ULN2003V12 能够支持高达 1.0A 的负载电流。
ULN2003V12 还可以被用于需要一个下沉式驱动器的多种其它应用。 ULN2003V12 采用 16 引脚 SOIC 和 16 引脚 TSSOP 封装。
技术文档
| 类型 | 标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | 7 通道中继和电感负载下沉式驱动器, ULN2003V12 数据表 (Rev. B) | 最新英语版本 (Rev.C) | PDF | HTML | 2013年 7月 16日 | |
| 应用手册 | Stepper Motor Driving with Peripheral Drivers (Rev. A) | PDF | HTML | 2016年 12月 2日 | |||
| 应用手册 | Improved Thermal Dissipation and Energy Efficiency for Peripheral Driving | 2014年 10月 30日 |
设计和开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
| 封装 | 引脚 | 下载 |
|---|---|---|
| SOIC (D) | 16 | 查看选项 |
| TSSOP (PW) | 16 | 查看选项 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 鉴定摘要
- 持续可靠性监测
- 制造厂地点
- 封装厂地点
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。