产品详情

Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 8 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 8 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOIC (DW) 20 131.84 mm² 12.8 x 10.3 SOP (NS) 20 98.28 mm² 12.6 x 7.8 SSOP (DB) 20 56.16 mm² 7.2 x 7.8 TSSOP (PW) 20 41.6 mm² 6.5 x 6.4 TVSOP (DGV) 20 32 mm² 5 x 6.4 VQFN (RGY) 20 15.75 mm² 4.5 x 3.5 VQFN (RKS) 20 11.25 mm² 4.5 x 2.5 VSSOP (DGS) 20 24.99 mm² 5.1 x 4.9
  • V CC 工作范围为 2V 至 5.5V
  • 5V 时 t pd 最大值为 6.5 ns
  • V OLP(输出接地反弹)典型值 小于 0.8V(V CC = 3.3V,T A = 25°C)
  • V OHV(输出 V OH 下冲)典型值 大于 2.3 V(V CC = 3.3V,T A = 25°C)
  • 支持所有端口上的混合模式电压运行
  • I off 支持局部断电模式运行
  • 闩锁性能超过 250mA,符合 JESD 17 规范
  • V CC 工作范围为 2V 至 5.5V
  • 5V 时 t pd 最大值为 6.5 ns
  • V OLP(输出接地反弹)典型值 小于 0.8V(V CC = 3.3V,T A = 25°C)
  • V OHV(输出 V OH 下冲)典型值 大于 2.3 V(V CC = 3.3V,T A = 25°C)
  • 支持所有端口上的混合模式电压运行
  • I off 支持局部断电模式运行
  • 闩锁性能超过 250mA,符合 JESD 17 规范

SN74LV244A 八路缓冲器和线路驱动器在 2V 至 5.5V V CC 电压下运行。

SN74LV244A 器件专门设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。这些器件配置为两个具有独立输出使能 ( OE) 输入的 4 位线路驱动器。

SN74LV244A 八路缓冲器和线路驱动器在 2V 至 5.5V V CC 电压下运行。

SN74LV244A 器件专门设计用于提高三态存储器地址驱动器、时钟驱动器以及总线导向接收器和发射器的性能和密度。这些器件配置为两个具有独立输出使能 ( OE) 输入的 4 位线路驱动器。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 1
类型 标题 下载最新的英语版本 日期
* 数据表 SN74LV244A 具有三态输出的八路缓冲器和驱动器 数据表 (Rev. R) PDF | HTML 英语版 (Rev.R) PDF | HTML 2023年 8月 8日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
从分销商处购买
评估板

14-24-NL-LOGIC-EVM — 采用 14 引脚至 24 引脚无引线封装的逻辑产品通用评估模块

14-24-EVM 是一款灵活的评估模块 (EVM),旨在支持具有 14 引脚至 24 引脚 BQA、BQB、RGY、RSV、RJW 或 RHL 封装的任何逻辑或转换器件。

用户指南: PDF | HTML
英语版 (Rev.A): PDF | HTML
从分销商处购买
仿真模型

SN74LV244A Behavioral SPICE Model

SCEM653.ZIP (7 KB) - PSpice Model
仿真模型

SN74LV244A IBIS Model (Rev. A)

SCEM137A.ZIP (24 KB) - IBIS Model
参考设计

TIDEP0022 — 具有集成 BiSS C 主控接口的 ARM MPU

BiSS C 主协议在工业通信子系统上的实施 (PRU-ICSS)。该设计提供可编程实时单元 (PRU) 的完整文档和源代码。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0035 — 具有集成 HIPERFACE DSL 主接口的 ARM MPU 参考设计

该参考设计在工业通信子系统 (PRU-ICSS) 上实现了 HIPERFACE DSL 主协议。利用两线制接口,可以将位置反馈线集成到电机电缆中。该参考设计包含 AM437x PRU-ICSS 固件和 TIDA-00177 收发器参考设计。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0050 — EnDat 2.2 系统参考设计

此参考设计基于 HEIDENHAIN EnDat 2.2 标准针对位置或旋转编码器实现了 EnDat 2.2 主协议栈和硬件接口。此设计由 EnDat 2.2 主协议栈、使用 RS-485 收发器的半双工通信,以及在 Sitara AM437x 工业开发工具包上实现的线路终端组成。此设计经过充分测试,符合 HEIDENHAIN EnDat 2.2 标准。除了 EnDat 位置反馈之外,AM437x IDK 还能够支持工业通信和电机驱动,如 AM437x 单芯片电机控制设计指南中所述。
设计指南: PDF
原理图: PDF
参考设计

TIDEP0054 — 适用于变电站自动化的并行冗余协议 (PRP) 以太网参考设计

此参考设计为智能电网输电和配电网络中的变电站自动化设备提供高可靠性、低延迟网络通信。它支持 IEC 62439 标准中使用 PRU-ICSS 的并行冗余协议 (PRP) 规范。此参考设计是 FPGA 方法的较低成本替代方法,可提供在无需额外组件的情况下添加 IEC 61850 支持等功能的灵活性和性能。
设计指南: PDF
原理图: PDF

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频