返回页首

产品详细信息

参数

Technology Family AUP VCC (Min) (V) 0.8 VCC (Max) (V) 3.6 Channels (#) 1 IOL (Max) (mA) 4 IOH (Max) (mA) -4 Input type Standard CMOS Output type 3-State Features Balanced outputs, Very high speed (tpd 5-10ns), Partial power down (Ioff), Over-voltage tolerant inputs Data rate (Mbps) 200 Rating Catalog open-in-new 查找其它 同向缓冲器/驱动器

封装|引脚|尺寸

DSBGA (YFP) 6 1 mm² .8 x 1.2 DSBGA (YZP) 5 2 mm² .928 x 1.428 SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 5 3 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4 mm² 2 x 2.1 USON (DRY) 6 1 mm² 1.5 x 1 X2SON (DPW) 5 1 mm² .8 x .8 X2SON (DSF) 6 1 mm² 1 x 1 open-in-new 查找其它 同向缓冲器/驱动器

特性

  • Available in the Texas Instruments NanoStar™ Package
  • Low Static-Power Consumption
    (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption
    (Cpd = 4 pF Typical at 3.3 V)
  • Low Input Capacitance (CI = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot
    < 10% of VCC
  • Input-Disable Feature Allows Floating Input Conditions
  • Ioff Supports Partial-Power-Down Mode Operation
  • Input Hysteresis Allows Slow Input Transition and Better Switching Noise Immunity at Input
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.6 ns Maximum at 3.3 V

All trademarks are the property of their respective owners.

open-in-new 查找其它 同向缓冲器/驱动器

描述

The SN74AUP1G125 bus buffer gate is a single line driver with a 3-state output. The output is disabled when the output-enable (OE) input is high. This device has the input-disable feature, which allows floating input signals.

To ensure the high-impedance state during power up or power down, OE must be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

open-in-new 查找其它 同向缓冲器/驱动器
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 8
类型 标题 下载最新的英文版本 发布
* 数据表 SN74AUP1G125 Low-Power Single Bus Buffer Gate With 3-State Output 数据表 2017年 7月 10日
应用手册 Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
应用手册 How to Select Little Logic 2016年 7月 26日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 下载最新的英文版本 (Rev.G) 2012年 7月 16日
应用手册 Understanding Schmitt Triggers 2011年 9月 21日
选择指南 逻辑器件指南 2009 (Rev. Z) 下载最新的英文版本 (Rev.AB) 2010年 7月 7日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
$10.00
说明
灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
特性
  • 电路板设计允许进行多功能性评估
  • 支持多种逻辑器件

设计工具和仿真

仿真模型 下载
SCEJ267.ZIP (99 KB) - HSpice Model
仿真模型 下载
SCEM460B.ZIP (79 KB) - IBIS Model
仿真模型 下载
SCEM689.ZIP (7 KB) - PSpice Model

参考设计

REFERENCE DESIGNS 下载
采用 TLV320AIC3268 miniDSP 编解码器的超声波测距参考设计
TIDA-00403 TIDA-00403 参考设计使用针对超声测距解决方案的现成的 EVM,该解决方案使用 TLV320AIC3268 miniDSP 内的算法。通过将该设计与 TI 的 PurePath Studio 设计套件结合使用,只需点击鼠标即可设计出一个用户可配置的稳健的超声测距系统。用户可以修改超声波脉冲生成特性以及检测算法以适合工业和测量应用中的特定使用情况,从而让用户能解决其他固定功能传感器的限制,同时增加测量的可靠性。TLV320AIC3268 上的两个 GPIO 被自动触发,表明已发出并接收到超声波脉冲。通过利用主机 MCU 监测这些 GPIO 可以提取出飞行时间。
document-generic 原理图 document-generic 用户指南
REFERENCE DESIGNS 下载
用于便携和智能手机应用的高保真音频耳机回放
TIDA-00385 随着用于便携音频播放的高保真耳机的兴起,人们开始对更高性能的 DAC 和耳机放大器有了要求。此系统可通过 PCM5242 音频 DAC 将来自 USB、SPDIF 或光盘的数字音频转换成模拟音频。高性能 TPA6120A2 耳机放大器搭配差动 DAC 可实现令人震撼的清晰度和解析力,同时还能提供行业领先的降噪性能,这是实现低噪耳机播放的关键所在。电源架构专为通过 3.3V 电源工作而设计,可提高灵活度并与现有产品和系统相集成。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
DSBGA (YFP) 6 视图选项
DSBGA (YZP) 5 视图选项
SC70 (DCK) 5 视图选项
SON (DRY) 6 视图选项
SON (DSF) 6 视图选项
SOT-23 (DBV) 5 视图选项
SOT-5X3 (DRL) 5 视图选项
X2SON (DPW) 5 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持