产品详情

Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family AHC Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 1 IOL (max) (mA) 8 IOH (max) (mA) -8 Supply current (max) (µA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8 SOT-5X3 (DRL) 5 2.56 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4.2 mm² 2 x 2.1
  • 工作电压范围为 2V 至 5.5V
  • 5V 时 tpd 最大值为 6.5ns
  • 低功耗,ICC 最大值为 10µA
  • 5V 下的输出驱动为 ±8mA
  • 所有输入端均采用施密特触发器,使得电路能够承受较慢的输入上升和下降时间
  • 闩锁性能超过 250mA,符合 JESD 17 规范
  • 工作电压范围为 2V 至 5.5V
  • 5V 时 tpd 最大值为 6.5ns
  • 低功耗,ICC 最大值为 10µA
  • 5V 下的输出驱动为 ±8mA
  • 所有输入端均采用施密特触发器,使得电路能够承受较慢的输入上升和下降时间
  • 闩锁性能超过 250mA,符合 JESD 17 规范

SN74AHC1G04 包含一个反相器门。该器件执行布尔函数 Y = A。

SN74AHC1G04 包含一个反相器门。该器件执行布尔函数 Y = A。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚
SN74LVC1G04 正在供货 单路 1.65V 至 5.5V 反相器 Shorter average propagation delay (5.5ns), higher average drive strength (24mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 23
类型 标题 下载最新的英语版本 日期
* 数据表 SN74AHC1G04 单路反相器门 数据表 (Rev. V) PDF | HTML 英语版 (Rev.V) PDF | HTML 2024年 2月 1日
产品概述 使用离散逻辑的可配置定时复位 (Rev. A) PDF | HTML 英语版 (Rev.A) PDF | HTML 2023年 5月 15日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 最新英语版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 选择正确的电平转换解决方案 (Rev. A) 英语版 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
应用手册 Advanced High-Speed CMOS (AHC) Logic Family (Rev. C) 2002年 12月 2日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
设计指南 AHC/AHCT Designer's Guide February 2000 (Rev. D) 2000年 2月 24日
应用手册 Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
产品概述 Military Advanced High-Speed CMOS Logic (AHC/AHCT) (Rev. C) 1998年 4月 1日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 Live Insertion 1996年 10月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74AHC1G04 Behavioral SPICE Model

SCLM274.ZIP (7 KB) - PSpice Model
仿真模型

SN74AHC1G04 IBIS Model

SCLM003.ZIP (13 KB) - IBIS Model
仿真模型

SN74AHC1G04 TINA-TI Reference Design

SCLM113.TSC (25 KB) - TINA-TI Reference Design
仿真模型

SN74AHC1G04 TINA-TI Spice Model

SCLM114.ZIP (3 KB) - TINA-TI Spice Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM028.ZIP (6 KB) - IBIS Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM029.ZIP (5 KB) - IBIS Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM030.ZIP (6 KB) - IBIS Model
仿真模型

SN74AHC1G04H IBIS Model

SCLM031.ZIP (5 KB) - IBIS Model
参考设计

TIDA-01056 — 用于在最大限度地减小 EMI 的同时优化供电效率的 20 位 1MSPS DAQ 参考设计

该适用于高性能数据采集 (DAQ) 系统的参考设计优化了功率级,以降低功耗并最大程度地减小开关稳压器的 EMI 影响(通过使用 LMS3635-Q1 降压转换器)。与 LM53635 降压转换器相比,该参考设计可在最轻负载电流下将效率提高 7.2%,从而实现 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01054 — 用于消除高性能 DAQ 系统中的 EMI 影响的多轨电源参考设计

TIDA-01054 参考设计采用 LM53635 降压转换器,可帮助消除 EMI 对高于 16 位的数据采集 (DAQ) 系统的性能降低影响。借助该降压转换器,设计人员可以将电源解决方案放置在靠近信号路径的位置,而不会产生不必要的 EMI 噪声降级,同时可以节省布板空间。该设计使用 20 位 1MSPS SAR ADC 支持 100.13dB 的系统 SNR 性能,这基本匹配使用外部电源时的 100.14dB SNR 性能。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01434 — 适用于 24 位 ADC 的无变压器、双极隔离式电源参考设计

此隔离式 3.65mm 薄型参考设计采用 24 位 Δ-Σ 模数转换器 (ADC),可实现高度集成的双极性输入和高性能解决方案。现代模拟输入模块在不同的方面都需要高性能,例如以相同的空间大小提供更高的通道密度,因此同时也要求具有更低的功耗和更宽的工作温度范围。
设计指南: PDF
原理图: PDF
参考设计

TIDA-070005 — 航天级 24A 负载点参考设计

这是一款 24A 直流/直流航空级电源硬件参考设计。

随着 FPGA 和 ASIC 技术的进步,核心电压要求越来越低,但电流需求却越来越大。最新的航空级 FPGA 和 ASICS 需要低电压和大电流来满足其核心功耗要求。这些大电流要求推动了对航空级直流/直流功率转换电路的需求。

设计指南: PDF
原理图: PDF
参考设计

TIDA-01055 — 用于高性能 DAQ 系统的 ADC 电压基准缓冲器优化参考设计

适用于高性能 DAQ 系统的 TIDA-01055 参考设计优化了 ADC 基准缓冲器,以提高 SNR 性能并降低功耗(使用 TI OPA837 高速运算放大器)。该器件用于复合缓冲器配置,与传统运算放大器相比,将功耗降低了 22%。具有集成缓冲器的电压基准源通常缺少在高通道数系统中实现最佳性能所需的驱动强度。该参考设计能够驱动多个 ADC 并实现 15.77 位的系统 ENOB(使用 18 位 2MSPS SAR ADC)。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01057 — 用于最大限度提高 20 位 ADC 的信号动态范围以实现真正 10Vpp 差分输入的参考设计

This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01037 — 最大程度提升 SNR 和采样速率的 20 位、1MSPS 隔离器优化型数据采集参考设计

TIDA-01037 是一款 20 位、1MSPS 隔离式模拟输入数据采集参考设计,使用两种不同隔离器器件,以最大限度地提高信号链 SNR 和采样率性能。对于需要低抖动的信号(例如 ADC 采样时钟),可使用 TI 的 ISO73xx 系列低抖动器件;而 TI 的高速 ISO78xx 系列器件则用于最大限度地提高数据采样率。通过结合这两种隔离器解决方案,可跨隔离边界最大限度地降低采样时钟抖动,使高频性能得到显著提高,并且可利用最大限度提高隔离器信号传输速率的方式提高数据吞吐量。通过使用 TI 的高级 ADC multiSPITM (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01051 — 优化 FPGA 利用率和自动测试设备数据吞吐量的参考设计

TIDA-01051 参考设计用于演示极高通道数数据采集 (DAQ) 系统(如用在自动测试设备 (ATE) 中的系统)经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器(如 TI DS90C383B)将多个同步采样 ADC 输出与几个 LVDS 线结合,可显著减少主机 FPGA 必须处理的引脚数量。因此,单个 FPGA 可处理的 DAQ 通道数量大幅增加,而且电路板布线的复杂性也大大降低。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01050 — 适用于 18 位 SAR 数据转换器的模拟前端优化型 DAQ 系统参考设计

TIDA-01050 参考设计是为了改善通常与自动测试设备相关的集成、功耗、性能和时钟问题。该设计适用于任何 ATE 系统,但还是最适用于需要大量输入通道的系统。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01052 — 使用负电源输入改进满标量程 THD 的 ADC 驱动器参考设计

TIDA-01052 参考设计旨在突显在模拟前端驱动器放大器上使用负电压轨而不是接地所致的系统性能提升。此概念与所有模拟前端有关,但此设计专门针对自动测试设备。
设计指南: PDF
原理图: PDF
封装 引脚 下载
SOT-23 (DBV) 5 查看选项
SOT-5X3 (DRL) 5 查看选项
SOT-SC70 (DCK) 5 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频