SN65LVDS93A

正在供货

10MHz - 135MHz LVDS 串行器/解串器变送器

产品详情

Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85
Protocols Catalog Rating Catalog Operating temperature range (°C) -40 to 85
TSSOP (DGG) 56 113.4 mm² (14 mm × 8.1 mm)
  • –40°C 至 85°C 的工业温度范围
  • LVDS 显示 Serdes 接口,可直接连接至具有集成 LVDS 的 LCD 显示面板
  • 封装选项:4.5mm × 7mm BGA 和 8.1mm × 14mm TSSOP
  • 1.8V 至 3.3V 耐压数据输入,可直接连接至低功耗、低压应用和图形处理器
  • 传输速率高达 135Mpps(百万像素/秒);像素时钟频率范围为 10MHz 至 135MHz
  • 适合 HVGA 到高清 (HD) 范围内的显示分辨率,并且电磁干扰 (EMI) 较低
  • 通过 3.3V 单电源供电运行,75MHz 频率下的功耗为 170mW(典型值)
  • 28 个数据通道和时钟输入低压 TTL 至 4 个数据通道和时钟输出低压差分
  • 禁用时的功耗不到 1mW
  • 可选择上升或下降时钟沿触发输入
  • ESD:5kV HBM
  • 支持扩频时钟 (SSC)
  • 兼容所有 OMAP™2x、OMAP3x 和 DaVinci™应用处理器
  • –40°C 至 85°C 的工业温度范围
  • LVDS 显示 Serdes 接口,可直接连接至具有集成 LVDS 的 LCD 显示面板
  • 封装选项:4.5mm × 7mm BGA 和 8.1mm × 14mm TSSOP
  • 1.8V 至 3.3V 耐压数据输入,可直接连接至低功耗、低压应用和图形处理器
  • 传输速率高达 135Mpps(百万像素/秒);像素时钟频率范围为 10MHz 至 135MHz
  • 适合 HVGA 到高清 (HD) 范围内的显示分辨率,并且电磁干扰 (EMI) 较低
  • 通过 3.3V 单电源供电运行,75MHz 频率下的功耗为 170mW(典型值)
  • 28 个数据通道和时钟输入低压 TTL 至 4 个数据通道和时钟输出低压差分
  • 禁用时的功耗不到 1mW
  • 可选择上升或下降时钟沿触发输入
  • ESD:5kV HBM
  • 支持扩频时钟 (SSC)
  • 兼容所有 OMAP™2x、OMAP3x 和 DaVinci™应用处理器

SN65LVDS93A LVDS SerDes(串行器/解串器)发送器在单个集成电路中包含 4 个 7 位并行负载串行输出移位寄存器、1 个 7 时钟合成器以及 5 个低电压差动信号 (LVDS) 驱动器。借助这些功能,可以通过 5 个平衡对导体同步传输 28 位单端 LVTTL 数据并由兼容的接收器(如 SN65LVDS94)进行接收。

发送数据时,数据位 D0 至 D27 会在输入时钟信号 (CLKIN) 边沿全部加载到寄存器中。可通过时钟选择 (CLKSEL) 引脚来选择时钟的上升沿或下降沿。CLKIN 的频率会实现比率为 7 的倍增,然后用于以串行方式以 7 位时间片解除数据寄存器的负载。接着会将 4 个串行数据流和锁相时钟 (CLKOUT) 输出至 LVDS 输出驱动器。CLKOUT 的频率与输入时钟 (CLKIN) 相同。

SN65LVDS93A 器件无需外部组件,只需很少控制,甚至无需控制。发送器输入端的数据总线与接收器输出端的数据总线相同,数据传输对于用户而言是透明的。用户唯一能够干预的是选择时钟上升沿(向 CLKSEL 输入高电平)或下降沿(向 CLKSEL 输入低电平),以及能够使用关断/清零 (SHTDN) 信号。SHTDN 是一个低电平有效输入,可禁用时钟并关断 LVDS 输出驱动器,从而降低功耗。如果该信号为低电平,则可以清除所有内部寄存器(处于低电平)。

SN65LVDS93A 在环境空气中的工作温度范围为 –40°C 至 85°C。

SN65LVDS93A LVDS SerDes(串行器/解串器)发送器在单个集成电路中包含 4 个 7 位并行负载串行输出移位寄存器、1 个 7 时钟合成器以及 5 个低电压差动信号 (LVDS) 驱动器。借助这些功能,可以通过 5 个平衡对导体同步传输 28 位单端 LVTTL 数据并由兼容的接收器(如 SN65LVDS94)进行接收。

发送数据时,数据位 D0 至 D27 会在输入时钟信号 (CLKIN) 边沿全部加载到寄存器中。可通过时钟选择 (CLKSEL) 引脚来选择时钟的上升沿或下降沿。CLKIN 的频率会实现比率为 7 的倍增,然后用于以串行方式以 7 位时间片解除数据寄存器的负载。接着会将 4 个串行数据流和锁相时钟 (CLKOUT) 输出至 LVDS 输出驱动器。CLKOUT 的频率与输入时钟 (CLKIN) 相同。

SN65LVDS93A 器件无需外部组件,只需很少控制,甚至无需控制。发送器输入端的数据总线与接收器输出端的数据总线相同,数据传输对于用户而言是透明的。用户唯一能够干预的是选择时钟上升沿(向 CLKSEL 输入高电平)或下降沿(向 CLKSEL 输入低电平),以及能够使用关断/清零 (SHTDN) 信号。SHTDN 是一个低电平有效输入,可禁用时钟并关断 LVDS 输出驱动器,从而降低功耗。如果该信号为低电平,则可以清除所有内部寄存器(处于低电平)。

SN65LVDS93A 在环境空气中的工作温度范围为 –40°C 至 85°C。

下载 观看带字幕的视频 视频

技术文档

未找到结果。请清除搜索并重试。
查看全部 4
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 SN65LVDS93A FlatLink™ 发送器 数据表 (Rev. B) PDF | HTML 英语版 (Rev.B) PDF | HTML 2018-4-26
应用手册 High-Speed Layout Guidelines for Reducing EMI for LVDS SerDes Designs 2018-11-9
技术文章 Finding the right pixel clock frequency and throughput for an LVDS display resolut PDF | HTML 2018-9-26
应用手册 AN-1108 Channel-Link PCB and Interconnect Design-In Guidelines (Rev. A) 2018-8-3

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

LVDS83BTSSOPEVM — LVDS83BT 10 -135MHz 28位 LVDS 发送器/串行器评估模块

SN75LVDS83B 发送器在单个集成电路中包含 4 个 7 位并行负载串行输出移位寄存器、1 个 7X 时钟合成器以及 5 个低电压差分信号 (LVDS) 线路驱动器。借助这些功能,可通过 5 个平衡对导体同步发送 28 位单端 LVTTL 数据,以便 SN75LVDS82 和具有集成 LVDS 接收器的 LCD 面板等兼容接收器接收这些数据。此 EVM 也适用于评估 SN65LVDS93A 和 SN65LVDS93A-Q1 系列器件。
用户指南: PDF
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
仿真模型

SN65LVDS93A IBIS Model

SLLM273.ZIP (28 KB) - IBIS 模型
支持的产品和硬件
封装 引脚 CAD 符号、封装和 3D 模型
TSSOP (DGG) 56 Ultra Librarian

订购和质量

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频