返回页首

产品详细信息

参数

DDR memory type DDR, DDR2, DDR3, DDR3L Control mode Iout VTT (Max) (A) 1.5 Iq (Typ) (mA) 0.32 Output VREF, VTT Vin (Min) (V) 1.35 Vin (Max) (V) 5.5 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (C) -40 to 125 open-in-new 查找其它 DDR 存储器电源 IC

封装|引脚|尺寸

HSOIC (DDA) 8 19 mm² 4.9 x 3.9 SOIC (D) 8 19 mm² 4.9 x 3.9 open-in-new 查找其它 DDR 存储器电源 IC

特性

  • AEC-Q100 Test Guidance with the following results
    (SO PowerPAD-8):
    • Device HBM ESD Classification Level H1C
    • Junction Temperature Range –40°C to 125°C
  • 1.35 V Minimum VDDQ
  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown
open-in-new 查找其它 DDR 存储器电源 IC

描述

The LP2998 linear regulator is designed to meet JEDEC SSTL-2 and JEDEC SSTL-18 specifications for termination of DDR-SDRAM and DDR2 memory. The device also supports DDR3 and DDR3L VTT bus termination with VDDQ min of 1.35 V. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 1.5 A continuous current and transient peaks up to 3 A in the application as required for DDR-SDRAM termination. The LP2998 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2998 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.

open-in-new 查找其它 DDR 存储器电源 IC
下载

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 16
类型 标题 下载最新的英文版本 发布
* 数据表 LP2998/LP2998-Q1 DDR Termination Regulator 数据表 2014年 8月 20日
应用手册 DDR VTT Power Solution Competitive Analyses 2018年 4月 27日
选择指南 TI Components for Aerospace and Defense Guide 2017年 3月 22日
应用手册 Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
技术文章 A New Understanding: Blast Motion redefines movement, tracking and training for athletes. 2014年 8月 6日
技术文章 Improving Fly-Buck Regulation Using Opto (Part-1) 2014年 7月 15日
技术文章 Altium and WEBENCH – together at last 2014年 7月 12日
技术文章 Using telemetry in point-of-load applications 2014年 6月 24日
用户指南 AN-1813 LP2998 Evaluation Board 2013年 5月 7日
应用手册 AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator 2013年 5月 6日
应用手册 12Vin design using Digital Power Controllers and LDOs (8x C6472) 2010年 4月 28日
应用手册 Power two Xilinx 6 LX240 Virtex 6 devices 2010年 4月 20日
应用手册 5V input power design, Integrated FET DCDC Converters (1x C6472) 2010年 3月 31日
应用手册 12V input power design, DCDC Controllers + LDO's for the C6472 2010年 3月 26日
应用手册 12Vin Flexible Power Design using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
应用手册 5V input power design, Integrated FET DCDC Converters and Controllers (8x C6472) 2010年 3月 26日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

硬件开发

评估板 下载
document-generic 用户指南
$10.00
说明

The LP2998 evaluation board is designed to provide the design Engineer with a fully functional prototype system in which to evaluate the LP2998 in both a static environment and with a complete memory system.

设计工具和仿真

仿真模型 下载
SNVM695B.ZIP (48 KB) - PSpice Model
仿真模型 下载
SNVMAF5.ZIP (7 KB) - PSpice Model
仿真模型 下载
SNVMB48.ZIP (39 KB) - TINA-TI Spice Model
仿真模型 下载
SNVMB49.TSC (599 KB) - TINA-TI Reference Design

参考设计

参考设计 下载
适用于保护继电器处理器模块的高效电源架构参考设计
TIDA-010011 — This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
document-generic 原理图
参考设计 下载
Xilinx® Zynq®7000 系列 (XC7Z015) 电源解决方案 (8W) - 参考设计
PMP10601 PMP10601 参考设计提供为 Xilinx® Zynq® 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器提供为 FPGA 供电时所需的所有电源轨。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。
document-generic 原理图 document-generic 用户指南
参考设计 下载
Xilinx Kintex UltraScale XCKU040 FPGA 电源解决方案,6W 参考设计
PMP10630 PMP10630 参考设计是 Xilinx® Kintex® UltraScale™ XCKU040 FPGA 的完整高密度电源解决方案。此设计采用 SIMPLE SWITCHER® 模块与 LDO 的最佳组合,以 36 x 43 mm(1.4 x 1.7 (...)
document-generic 原理图 document-generic 用户指南
参考设计 下载
Xilinx® Zynq®7000 系列 (XC7Z015) 电源解决方案 (5W) - 参考设计
PMP10600 此 PMP10600.1 参考设计提供为 Xilinx® Zynq® 7000 系列 (XC7Z015) FPGA 供电时所需的所有电源轨。此设计使用多个 LMZ3 系列模块、多个 LDO 和一个 DDR 终端稳压器。它还具有一个用于加电和断电排序的 LM3880。此设计采用 12V 输入电压。
document-generic 原理图 document-generic 用户指南
参考设计 下载
Xilinx Zynq 7000 系列 (XC7Z045) 20W 参考设计
PMP10613 The PMP10613 reference design provides all the power supply rails necessary to power Xilinx® Zynq® 7000 series (XC7Z045)  FPGA.   This design uses several LMZ3 series modules, LDOs, and a DDR termination regulator to provide all the necessary rails to power the FPGA.  It (...)
document-generic 原理图 document-generic 用户指南
参考设计 下载
具有有源电池平衡功能的超级电容备用电源参考设计
PMP9766 此参考设计介绍了一个备用电源电路,该电路通过使用降压-升压转换器和两个堆叠的超级电容器来实现电源中断时的瞬时保护。该实施方案基于完全集成的 TPS63020 降压-升压转换器电路,从而维持较小的总体解决方案尺寸。该设计还提供一个有源电池平衡电路。此配置已经过测试,附带完整的测试报告和运行说明。
document-generic 原理图 document-generic 用户指南

CAD/CAE 符号

封装 引脚 下载
SO PowerPAD (DDA) 8 视图选项
SOIC (D) 8 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持