返回页首

产品详细信息

参数

DDR memory type DDR2 Control mode Iout VTT (Max) (A) 0.5 Iq (Typ) (mA) 0.32 Output VREF, VTT Vin (Min) (V) 1.8 Vin (Max) (V) 5.5 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (C) 0 to 125 open-in-new 查找其它 DDR 存储器电源 IC

封装|引脚|尺寸

HSOIC (DDA) 8 19 mm² 4.9 x 3.9 SOIC (D) 8 19 mm² 4.9 x 3.9 open-in-new 查找其它 DDR 存储器电源 IC

特性

  • Source and Sink Current
  • Low Output Voltage Offset
  • No External Resistors Required
  • Linear Topology
  • Suspend to Ram (STR) Functionality
  • Low External Component Count
  • Thermal Shutdown
  • Available in SOIC-8, SO PowerPAD-8 Packages

All trademarks are the property of their respective owners.

open-in-new 查找其它 DDR 存储器电源 IC

描述

The LP2997 linear regulator is designed to meet the JEDEC SSTL-18 specifications for termination of DDR-II memory. The device contains a high-speed operational amplifier to provide excellent response to load transients. The output stage prevents shoot through while delivering 500mA continuous current and transient peaks up to 900mA in the application as required for DDR-II SDRAM termination. The LP2997 also incorporates a VSENSE pin to provide superior load regulation and a VREF output as a reference for the chipset and DIMMs.

An additional feature found on the LP2997 is an active low shutdown (SD) pin that provides Suspend To RAM (STR) functionality. When SD is pulled low the VTT output will tri-state providing a high impedance output, but, VREF will remain active. A power savings advantage can be obtained in this mode through lower quiescent current.

open-in-new 查找其它 DDR 存储器电源 IC
下载
您可能感兴趣的类似产品
open-in-new 产品比较
功能和引脚相同,但与相比较的设备不等效:
LP2996-N 正在供货 具有 DDR2 关断引脚的 1.5A DDR 终端稳压器 DDR-I And DDR-II Linear Termination Regulator

技术文档

= 特色
未找到结果。请清除搜索,并重试。 查看所有 7
类型 标题 下载最新的英文版本 发布
* 数据表 LP2997 DDR-II Termination Regulator 数据表 2013年 4月 4日
应用手册 Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
技术文章 A New Understanding: Blast Motion redefines movement, tracking and training for athletes. 2014年 8月 6日
技术文章 Improving Fly-Buck Regulation Using Opto (Part-1) 2014年 7月 15日
技术文章 Altium and WEBENCH – together at last 2014年 7月 12日
技术文章 Using telemetry in point-of-load applications 2014年 6月 24日
应用手册 AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator 2013年 5月 6日

设计与开发

有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。

设计工具和仿真

仿真模型 下载
SNVMAH7.ZIP (70 KB) - PSpice Model
仿真模型 下载
SNVMAH8.ZIP (4 KB) - PSpice Model

参考设计

参考设计 下载
适用于保护继电器处理器模块的高效电源架构参考设计
TIDA-010011 — This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
document-generic 原理图

CAD/CAE 符号

封装 引脚 下载
SO PowerPAD (DDA) 8 视图选项
SOIC (D) 8 视图选项

订购与质量

支持与培训

可获得 TI E2E™ 论坛的工程师技术支持

所有内容均由 TI 和社区网友按“原样”提供,并不构成 TI 规范。参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持