产品详细信息

Function Level translator, Single-ended Additive RMS jitter (Typ) (fs) 40 Output frequency (Max) (MHz) 350 Number of outputs 4 Output supply voltage (V) 3.3, 2.5, 1.8, 1.5 Core supply voltage (V) 3.3 Output skew (ps) 35 Features Level translation, Pin control Operating temperature range (C) -40 to 85 Rating Catalog Output type LVCMOS, LVTTL Input type HCSL, LVCMOS, LVDS, LVPECL, LVTTL
Function Level translator, Single-ended Additive RMS jitter (Typ) (fs) 40 Output frequency (Max) (MHz) 350 Number of outputs 4 Output supply voltage (V) 3.3, 2.5, 1.8, 1.5 Core supply voltage (V) 3.3 Output skew (ps) 35 Features Level translation, Pin control Operating temperature range (C) -40 to 85 Rating Catalog Output type LVCMOS, LVTTL Input type HCSL, LVCMOS, LVDS, LVPECL, LVTTL
TSSOP (PW) 16 22 mm² 5 x 4.4
  • 4 个具有 7Ω 输出阻抗的 LVCMOS/LVTTL 输出
    • 附加抖动:125MHz 时为 0.04ps RMS(典型值)
    • 噪底:125MHz 时为 –166dBc/Hz(典型值)
    • 输出频率:350MHz(最大值)
    • 输出偏移:35ps(最大值)
    • 部件间偏移:700ps(最大值)
  • 两个可选输入
    • CLK、nCLK 对接受 LVPECL、LVDS、HCSL、SSTL、LVHSTL 或 LVCMOS/LVTTL
    • LVCMOS_CLK 接受 LVCMOS/LVTTL
  • 同步时钟启用
  • 内核/输出电源:
    • 3.3V/3.3V
    • 3.3V/2.5V
    • 3.3V/1.8V
    • 3.3V/1.5V
  • 封装:16 引线薄型小尺寸封装 (TSSOP)
  • 工业温度范围:-40ºC 至 +85ºC

应用

  • 无线和有线基础设施
  • 网络和数据通信
  • 服务器和计算
  • 医疗成像
  • 便携式测试和测量
  • 高端 A/V

All trademarks are the property of their respective owners.

  • 4 个具有 7Ω 输出阻抗的 LVCMOS/LVTTL 输出
    • 附加抖动:125MHz 时为 0.04ps RMS(典型值)
    • 噪底:125MHz 时为 –166dBc/Hz(典型值)
    • 输出频率:350MHz(最大值)
    • 输出偏移:35ps(最大值)
    • 部件间偏移:700ps(最大值)
  • 两个可选输入
    • CLK、nCLK 对接受 LVPECL、LVDS、HCSL、SSTL、LVHSTL 或 LVCMOS/LVTTL
    • LVCMOS_CLK 接受 LVCMOS/LVTTL
  • 同步时钟启用
  • 内核/输出电源:
    • 3.3V/3.3V
    • 3.3V/2.5V
    • 3.3V/1.8V
    • 3.3V/1.5V
  • 封装:16 引线薄型小尺寸封装 (TSSOP)
  • 工业温度范围:-40ºC 至 +85ºC

应用

  • 无线和有线基础设施
  • 网络和数据通信
  • 服务器和计算
  • 医疗成像
  • 便携式测试和测量
  • 高端 A/V

All trademarks are the property of their respective owners.

LMK00804B 是一款低偏移、高性能时钟扇出缓冲器,可通过两个可选输入(可接受差分输入或单端输入)之一分配至多 4 个 LVCMOS/LVTTL 输出(3.3V、2.5V、1.8V 或 1.5V 四种电平)。 时钟使能输入在内部同步,以便在时钟使能端子被置为有效或置为无效时消除输出上的欠幅脉冲或毛刺脉冲。 禁用时钟后,输出将保持逻辑低电平状态。 单独的输出使能端子可控制输出处于激活状态或高阻态。 LMK00804B 具有低附加抖动和相位噪底,且兼具可靠的输出和部件间偏移特性,因此非常适合对高性能和可重复性有严格要求的应用。

有关 CDCLVC1310 和 LMK00725 部件的介绍,另请参见。

LMK00804B 是一款低偏移、高性能时钟扇出缓冲器,可通过两个可选输入(可接受差分输入或单端输入)之一分配至多 4 个 LVCMOS/LVTTL 输出(3.3V、2.5V、1.8V 或 1.5V 四种电平)。 时钟使能输入在内部同步,以便在时钟使能端子被置为有效或置为无效时消除输出上的欠幅脉冲或毛刺脉冲。 禁用时钟后,输出将保持逻辑低电平状态。 单独的输出使能端子可控制输出处于激活状态或高阻态。 LMK00804B 具有低附加抖动和相位噪底,且兼具可靠的输出和部件间偏移特性,因此非常适合对高性能和可重复性有严格要求的应用。

有关 CDCLVC1310 和 LMK00725 部件的介绍,另请参见。

下载

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 2
类型 项目标题 下载最新的英语版本 日期
* 数据表 LMK00804B 低偏移 1 到 4 多路复用 差动/LVCMOS 到 LVCMOS/TTL 扇出缓冲器 数据表 (Rev. A) PDF | HTML 下载英文版本 (Rev.A) PDF | HTML 02 Dec 2014
EVM 用户指南 LMK00804BEVM User’s Guide 27 Jun 2014

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

LMK00804B-Q1EVM — 4 路输出低抖动差动/LVCMOS 到 LVCMOS 扇出缓冲器评估板

LMK00804B-Q1 是一种低偏差高性能的时钟扇出缓冲器,可提供最多四种 LVCMOS/LVTTL 输出(3.3V、2.5V、1.8V 或 1.5V 电平)。时钟来自可接受差动或单端输入信号的两个可选输入之中的一个。LMK00804B-Q1 评估模块 (EVM) 旨在演示 LMK00804B 器件的功能和电气性能。为获得最佳性能,此评估板配备了 50 欧姆的 SMA 连接器和 50 欧姆的控制阻抗迹线。
用户指南: PDF
TI.com 無法提供
评估板

LMK00804BEVM — LMK00804BEVM 4 输出低抖动差动/LVCMOS 到 LVCMOS 扇出缓冲器评估板

LMK00804B 是一种低偏差高性能的时钟扇出缓冲器,可提供最多四种 LVCMOS/LVTTL 输出(3.3V、2.5V、1.8V 或 1.5V 电平)。时钟来自可接受差动或单端输入信号的两个可选输入之中的一个。此评估模块 (EVM) 旨在演示 LMK00804B 器件的功能和电气性能。为获得最佳性能,此评估板配备了 50 欧姆的 SMA 连接器和 50 欧姆的控制阻抗迹线。

用户指南: PDF
TI.com 無法提供
评估板

MMWCAS-RF-EVM — MMWCAS-RF-EVM

MMWCAS-RF 评估模块 (EVM) 是 TI 提供的一款采用 AWR1243 或 AWR2243 四器件级联阵列的感应解决方案。在这一级联雷达配置中,单个主器件在所有四个器件之间分配 20GHz 的本机振荡器 (LO) 信号,使这四个器件作为单个射频收发器运行。因此,可支持多个 12 个发射 (TX) 和 16 个接收 (RX) 天线元件。在 TX 波束形成、波束控制和多输入多输出/单输入多输出 (MIMO/SIMO) 等用例中,与单器件系统相比,大量天线元件均可实现较高的信噪比 (SNR) 和出色的角分辨率。

MMWCAS-RF-EVM 由标准毫米波工具和软件提供支持,包括 (...)

用户指南: PDF | HTML
TI.com 無法提供
仿真模型

LMK00804B IBIS Model (Rev. A)

SNAM166A.ZIP (55 KB) - IBIS Model
设计工具

CLOCK-TREE-ARCHITECT — 时钟树架构编程软件

时钟树架构是一款时钟树综合工具,可根据您的系统要求生成时钟树解决方案,从而帮助您简化设计流程。该工具从庞大的时钟产品数据库中提取数据,然后生成系统级多芯片时钟解决方案。
模拟工具

PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®

PSpice® for TI 可提供帮助评估模拟电路功能的设计和仿真环境。此功能齐全的设计和仿真套件使用 Cadence® 的模拟分析引擎。PSpice for TI 可免费使用,包括业内超大的模型库之一,涵盖我们的模拟和电源产品系列以及精选的模拟行为模型。

借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。

在 PSpice for TI 设计和仿真工具中,您可以搜索 TI (...)
参考设计

TIDA-01013 — 适用于 DAQ 和无线传感器物联网系统的低功耗、低噪声 24b 模拟前端参考设计

如今,在数据采集系统 (DAQ)、现场仪表、物联网 (IoT) 和自动测试设备等许多应用中,对低功耗和低噪声模拟前端 (AFE) 的需求变得越来越重要。在很多情况下,高分辨率、高信噪比和低功耗 ADC 的出现愈发突显了这一需求,例如支持互补低功耗、低噪声 AFE 的 TI 24 位 ADS127L01 Δ-Σ ADC。借助这些新型解决方案,系统设计人员将能够在数据采集、无线计量和现场仪表系统中集成更多通道。经过改进的 ADC 和 AFE 设计解决方案还将提供更好的支持,并对众多功耗敏感型物联网应用加以改善。TIDA-01013 参考设计展示了完整的低功耗、低噪声 (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01054 — 用于消除高性能 DAQ 系统中的 EMI 影响的多轨电源参考设计

TIDA-01054 参考设计采用 LM53635 降压转换器,可帮助消除 EMI 对高于 16 位的数据采集 (DAQ) 系统的性能降低影响。借助该降压转换器,设计人员可以将电源解决方案放置在靠近信号路径的位置,而不会产生不必要的 EMI 噪声降级,同时可以节省布板空间。该设计使用 20 位 1MSPS SAR ADC 支持 100.13dB 的系统 SNR 性能,这基本匹配使用外部电源时的 100.14dB SNR 性能。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01055 — 用于高性能 DAQ 系统的 ADC 电压基准缓冲器优化参考设计

适用于高性能 DAQ 系统的 TIDA-01055 参考设计优化了 ADC 基准缓冲器,以提高 SNR 性能并降低功耗(使用 TI OPA837 高速运算放大器)。该器件用于复合缓冲器配置,与传统运算放大器相比,将功耗降低了 22%。具有集成缓冲器的电压基准源通常缺少在高通道数系统中实现最佳性能所需的驱动强度。该参考设计能够驱动多个 ADC 并实现 15.77 位的系统 ENOB(使用 18 位 2MSPS SAR ADC)。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01057 — 用于最大限度提高 20 位 ADC 的信号动态范围以实现真正 10Vpp 差分输入的参考设计

This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)
设计指南: PDF
原理图: PDF
参考设计

TIDA-01056 — 用于在最大限度地减小 EMI 的同时优化供电效率的 20 位 1MSPS DAQ 参考设计

该适用于高性能数据采集 (DAQ) 系统的参考设计优化了功率级,以降低功耗并最大程度地减小开关稳压器的 EMI 影响(通过使用 LMS3635-Q1 降压转换器)。与 LM53635 降压转换器相比,该参考设计可在最轻负载电流下将效率提高 7.2%,从而实现 125.25dB 的 SFDR、99dB 的 SNR 和 16.1 的 ENOB。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01051 — 优化 FPGA 利用率和自动测试设备数据吞吐量的参考设计

TIDA-01051 参考设计用于演示极高通道数数据采集 (DAQ) 系统(如用在自动测试设备 (ATE) 中的系统)经过优化的通道密度、集成、功耗、时钟分配和信号链性能。利用串行器(如 TI DS90C383B)将多个同步采样 ADC 输出与几个 LVDS 线结合,可显著减少主机 FPGA 必须处理的引脚数量。因此,单个 FPGA 可处理的 DAQ 通道数量大幅增加,而且电路板布线的复杂性也大大降低。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01050 — 适用于 18 位 SAR 数据转换器的模拟前端优化型 DAQ 系统参考设计

TIDA-01050 参考设计是为了改善通常与自动测试设备相关的集成、功耗、性能和时钟问题。该设计适用于任何 ATE 系统,但还是最适用于需要大量输入通道的系统。
设计指南: PDF
原理图: PDF
参考设计

TIDA-01052 — 使用负电源输入改进满标量程 THD 的 ADC 驱动器参考设计

TIDA-01052 参考设计旨在突显在模拟前端驱动器放大器上使用负电压轨而不是接地所致的系统性能提升。此概念与所有模拟前端有关,但此设计专门针对自动测试设备。
设计指南: PDF
原理图: PDF
封装 引脚数 下载
TSSOP (PW) 16 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。

支持与培训

视频