ZHDU104 April 2026
本节以 XCZU9EG-2FFVB1156E FPGA 为基准，展示 TI PDN 与 AMD 评估板在各电源轨上的对比情况。
表 3-1 展示了现有电源轨稳压器的器件尺寸（含电感器），以及根据相应器件数据表中的效率曲线估算的电源轨效率。
经查看评估板原理图，电源轨元件总尺寸包含电源稳压器、外部 FET 和电感器。总电源轨尺寸未计入去耦电容器的尺寸。电源轨效率估算假设开关频率为 600kHz（该频率在评估的数据表中较为常见），总估算功率损耗为 22W。表中的电源名称分别对应评估板的电源名称和 PDM 工具中的电源名称。
| 电源名称 | 电压 (V) | 电流 (A) | 电源轨元件总尺寸 (MM²) | 电源轨效率估算值 |
|---|---|---|---|---|
| VCCINT (0V85_VCCINT) | 0.85 | 40 | 325 | 84% |
| VCCBRAM (0V85_VCC_RAM_IO) | 0.85 | 6 | 63 | 80% |
| VCCAUX（1V8（数字）） | 1.8 | 3 | 54 | 89% |
| VCC1V2（1V2_VCCO（数字）） | 1.2 | 2 | 91 | 85% |
| VCC3V3（3V3_VCCO（数字）） | 3.3 | 5 | 84 | 92% |
| VADJ_FMC（1V8_VCCO（数字）） | 1.8 | 10 | 65 | 92% |
| MGTAVCC（0V9（模拟）） | 0.9 | 6 | 143 | 88% |
| MGTAVTT（1V2（模拟）） | 1.2 | 6 | 143 | 90% |
| MGTVCCAUX（1V8（模拟）） | 1.8 | 1 | 22 | 55% |
| VCCPSINTFP（0V85_PSFP（数字）） | 0.85 | 10 | 84 | 89% |
| VCCPSINTLP（0V85_PSLP（数字）） | 0.85 | 2 | 59 | 83% |
| VCCPSAUX（1V8_LPD（数字）） | 1.81 | 0.5 | 22 | 55% |
| VCCPSPLL（1V2_PSPLL（模拟）） | 1.2 | 0.2 | 22 | 36% |
| MGTRAVCC (0V85_PS_GTR) | 0.85 | 0.4 | 22 | 26% |
| MGTRAVTT (1V8_PS_GTR) | 1.81 | 0.1 | 22 | 55% |
| DDR4_DIMM_VDDQ (1V2_VCCO_PSDDR) | 1.2 | 6 | 84 | 83% |
| VCCOPS (1V8_VCCO_PS_IO) | 1.8 | 4 | 84 | 89% |
| VCCOPS3 (1V8_VCCO_PS_IO) | 1.81 | 0.3 | 22 | 55% |
| VCCPSDDRPLL (1V8_PSDDR_PLL) | 1.81 | 0.1 | 22 | 55% |
| 总计 | 1,434mm² | 85% | ||
表 3-2 和表 3-3 分别展示了适用于 12V 和 5V 输入的 TI PDN。沿用 AMD 电源估算工具中的名称，以标示超小电源轨配置中的各个 FPGA 电源轨。电源轨元件总尺寸未计入去耦电容器的尺寸。使用 AMD Power Design Manager 计算电流电平。尽管 1V35_VCCO 电源轨可用于 UltraScale+™ MPSoC，但由于该电源轨主要用于连接低功耗 DDR3L 存储器的 I/O 组，且对电源树的整体效率和尺寸影响甚微，因此未纳入本表分析。
| PDM 电源名称 | 电压 (V) | 电流 (A) | TI 器件型号 | 器件尺寸 (MM²) | 电源轨效率估算值 |
|---|---|---|---|---|---|
| 3V3_VCCO | 3.3 | 4 |
2 × TPSM8F7420 （8 路输出中的 6 路） |
168 | 93% |
| 2V5_VCCO | 2.5 | 4 | 90% | ||
| 1V8_VCCO | 1.8 | 4 | 88% | ||
| 1V5_VCCO | 1.5 | 4 | 86% | ||
| 1V2_VCCO | 1.2 | 4 | 84% | ||
| 1V0_VCCO | 1 | 4 | 82% | ||
| 0V85 数字 | 0.85 | 19 | TPSM843B22 | 48.75 | 80% |
| 1V8 数字 | 1.8 | 2 | TPSM82912 | 24.75 | 86% |
| 1V2 VCCO_PSDDR | 1.2 | 0.3 | TPSM82912 | 24.75 | 78% |
| 1V2 模拟 | 1.2 | 3 |
TPSM8F7420 （8 路输出中的 7 路） |
不适用 | 85% |
| 3V3 VCC_PS_IO | 3.3 | 0.1 | TPSM82912 | 24.75 | 69% |
| VPS_MGTRAVCC | 0.85 | 0.3 | TPSM82912 | 24.75 | 71% |
| 1V8 Analog VPS | 1.8 | 0.2 | TPSM82912 | 24.75 | 75% |
| VMGTAVCC | 0.9 | 3 |
TPSM8F7420 （8 路输出中的 8 路） |
不适用 | 81% |
| 总计 | 292mm² | 85.6% | |||
对于 12V 输入 PDN，总估算功率损耗为 12W。效率根据数据表中 1MHz 开关频率下的效率曲线估算得出。TPSM8F7240 四通道模块的六路输出可应对 VCCO 电源轨，另外两路空闲输出可用于覆盖 1V2 模拟电源轨和 VMGTAVCC 电源轨，与使用两个 TPSM82913 3A 模块（每个 24.75mm²）相比，效率略高且占板尺寸更小。
| PDM 电源名称 | 电压 (V) | 电流 (A) | TI 器件型号 | 器件尺寸 (MM²) | 电源轨效率估算值 |
|---|---|---|---|---|---|
| 3V3_VCCO | 3.3 | 4 | 6 × TPSM82816 | 45 | 95% |
| 2V5_VCCO | 2.5 | 4 | 94% | ||
| 1V8_VCCO | 1.8 | 4 | 92% | ||
| 1V5_VCCO | 1.5 | 4 | 90% | ||
| 1V2_VCCO | 1.2 | 4 | 89% | ||
| 1V0_VCCO | 1 | 4 | 87% | ||
| 0V85 数字 | 0.85 | 19 | 2 × TPSM8287A15M | 61.2 | 87% |
| 1V8 数字 | 1.8 | 2 | TPSM82813 | 7.5 | 90% |
| 1V2 VCCO_PSDDR | 1.2 | 0.3 | TPSM82813 | 7.5 | 83% |
| 1V2 模拟 | 1.2 | 3 | TPSM82813 | 7.5 | 84% |
| 3V3 VCC_PS_IO | 3.3 | 0.1 | TPSM82813 | 7.5 | 78% |
| VPS_MGTRAVCC | 0.85 | 0.3 | TPSM82813 | 7.5 | 78% |
| 1V8 Analog VPS | 1.8 | 0.2 | TPSM82813 | 7.5 | 80% |
| VMGTAVCC | 0.9 | 3 | TPSM82813 | 7.5 | 79% |
| 总计 | 159mm² | 89.7% | |||
对于 5V 输入 PDN，总估算功率损耗为 8.4W。效率根据数据表中的效率曲线估算得出，除 0V85 数字电源轨采用 1.5MHz 开关频率外，其余均采用 1.8MHz 开关频率。0V85 数字电源轨由两个 TPSM8287A15M 并联堆叠而成，若再堆叠两个，可将该电源轨效率略微提升至 90%。TPSM82813 和 TPSM82816 是 MagPack 电源模块，与备选电源模块封装方案相比，封装体积分别减小约 49% 和约 22%。
表 3-4 总结了本概念验证设计中的各个 PDN。
| PDN | 尺寸估算值 | 效率估算值 | 功率损耗估算值 |
|---|---|---|---|
| UltraScale+™ MPSoC 评估板 | 1,434mm² | 85% | 22W |
| 12V 输入 TI PDN* | 292mm² | 85.6% | 12W |
| 5V 输入 TI PDN* | 159mm² | 89.7% | 8.4W |
| *12V 和 5V 的 TI PDN 均采用简化电源架构，提供的总输出功率低于评估板。 | |||