ZHDU104 April   2026

 

  1.   1
  2.   说明
  3.   资源
  4.   特性
  5.   应用
  6. 1系统说明
  7. 2系统概述
    1. 2.1 FPGA 利用率假设
    2. 2.2 方框图
    3. 2.3 设计注意事项
  8. 3系统设计原理
  9. 4设计和文档支持
    1. 4.1 文档支持
    2. 4.2 支持资源
    3. 4.3 商标

方框图

图 2-1 展示了一个实现工业级固定频率 TI 模块的 12V 输入 PDN,它提供了时序控制器选项,同时为 LPDDR4 或 DDR4 存储器供电,这些存储器是 UltraScale+™ MPSoC 系列中常见的外设。

多达七个 VCCO 电源轨的电压可在 1V 至 3.3V 范围内变化,且具有不同的电流电平。对于本分析,假设每个 VCCO 为 4A。VCCO 为 MPSoC FPGA 的输出驱动器供电,每个电源轨的使用情况取决于设计中与这些输出驱动器连接的外设。

TPSM8F7420 是一款四路输出模块,非常适合可变的 VCCO 电源轨实现方案。四路输出不仅让设计人员能够实现全部七个 VCCO 电源轨,还有一路富余的通道可用于其他电源轨,例如 VMCTAVCC。若有任何其他 VCCO 电源轨未使用,则可以直接使用额外的 TPSM8F7420 输出,无需增加电源设计网络尺寸。

请注意,图 2-1 中带圆圈的数字表示按照 PDM 工具建议的电源轨上电时序。当采用 EV 器件时,第二个上电的电源轨为 VCCINT_VCU,由于本例采用 EG 器件,因此省略了该电源轨。

TIPA-010000 FPGA PoL PDN 的 12V 输入电压(TI 模块、时序控制和 DDR 电源)图 2-1 FPGA PoL PDN 的 12V 输入电压(TI 模块、时序控制和 DDR 电源)

图 2-2 展示了一个采用工业级固定频率 TI 模块的 5V 输入 PDN,它提供了时序控制器选项,同时为 LPDDR4 或 DDR4 存储器供电,这些存储器是 UltraScale+™ MPSoC 系列中常见的外设。

TIPA-010000 FPGA PoL PDN 的 5V 输入电压(TI 模块、时序控制和 DDR 电源)图 2-2 FPGA PoL PDN 的 5V 输入电压(TI 模块、时序控制和 DDR 电源)